câu hỏi về Webpack Xilinx ISE

[kamejoko80]

Tôi đang sử dụng các công cụ Webpack ISE 6,2.
Trong phần mô phỏng (hợp tác với Modelsim), công cụ có thể thay đổi một dạng sóng để VHDL bench thử mã.Nó có thể tạo ra Verilog bench thử mã?

 

[Karthikeya]

chào
Xilinx ISE webpack có thể chuyển đổi dạng sóng để Verilog .... kiểm tra các tài liệu hướng dẫn hoặc u có thể sử dụng một Verilog VHDL để chuyển đổi nhưng thường không ưa thích.
aldec HDL cũng cung cấp dạng sóng để Verilog chuyển đổi ... vì vậy u có thể thử mà quá.

kính trọng