Xilinx System Gate?

[simon2kk]

Dear all,

Xilinx advertizement hoặc datasheet nói về kích cỡ của FPGA như hệ thống Gate.
Có ai biết làm thế nào để đến với tính toán của hệ thống cửa khẩu?
The Virtex-II XC2V8000 lớn nhất là khoảng 8 M cửa sytem.
Này có nghĩa là tôi có thể thực hiện 8M cổng logic?Tôi đoán này chắc chắn là không thể.

Cảm ơn.

 

[it_boy]

Tôi cũng muốn tìm hiểu làm thế nào để cung cấp cho một tài khoản chính xác cho các hệ thống cửa trong một thời gian dài.
Tôi biết rằng hệ thống cửa = Logic Gates Khối Ram bit " Định tuyến nguồn?".
Để tham khảo, kiểm tra Virtex-E datasheet.Nó mô tả cả hai hệ thống cửa và cửa Logic saperately.
Đối với XC2V8000, 8M cổng logic chắc chắn là không thể.Khoảng 1,2-1.5M cửa Logic là ước tính của tôi, nhưng nó chủ yếu phụ thuộc vào thiết kế của bạn.

 

[elektrom]

Hy vọng thông tin này có thể giúp bạn bằng cách nào đó.

Frag Virtex ASIC tương đương
cổng
---------------------------------------
4-input LUT 6
4-ROM đầu vào 32
3-đầu vào LUT na
16x1 RAM 64
32x1 RAM 128
16 Shift Reg LUT 64
CLB flop 8
CLB chốt 5
IOB flop 8
IOB chốt 5
IOB Sync chốt na
TBUF 3
Khối RAM 16.384
BSCAN 48
CLK DLL 7.000
F5 MUX 3
F6 MUX 3
MUXCY 3
XORCY 3

Vì vậy, một lát có 2 LUTs hoặc khoảng ~ 12 cổng.bạn có thể ước tính cửa khẩu ASIC tính dựa trên số lượng lát.

 

[Ohh2]

Có ai có một số thông tin về hệ thống của Altera Gates?