O
Osbourne
Guest
Chào,
khi tôi tổng hợp VHDL thiết kế của tôi, tôi nhận được thông báo sau đây:
Chú ý: HDLParsers: 3.498 - Không, tiểu học trung học đơn vị trong tập tin "C: / Xilinx / PD / carrier_add.vhd Bỏ qua tập tin này từ các dự án tập" dpd_vhdl.prj "..
Thiết kế công trình đúng, nhưng tôi không biết những tin nhắn này có nghĩa là.
Somebody help?
Kính trọng,
Osbourne
khi tôi tổng hợp VHDL thiết kế của tôi, tôi nhận được thông báo sau đây:
Chú ý: HDLParsers: 3.498 - Không, tiểu học trung học đơn vị trong tập tin "C: / Xilinx / PD / carrier_add.vhd Bỏ qua tập tin này từ các dự án tập" dpd_vhdl.prj "..
Thiết kế công trình đúng, nhưng tôi không biết những tin nhắn này có nghĩa là.
Somebody help?
Kính trọng,
Osbourne