về quá trình cho PLL

[gingerjiang]

hi tất cả
tôi sẽ thiết kế một PLL.
tôi muốn biết nếu tôi cần một quá trình đặc biệt cho PLL, bởi vì vco sẽ được tích hợp trên chip.
cảm ơn trước!

 

[khouly]

tôi nghĩ rằng các tín hiệu hỗn hợp CMOS quá trình sẽ được ok, và nên bao gồm kim loại dày cho điện dẫn thực hiện

khouly

 

[gingerjiang]

khouly đã viết:

tôi nghĩ rằng các tín hiệu hỗn hợp CMOS quá trình sẽ được ok, và nên bao gồm kim loại dày cho điện dẫn thực hiệnkhouly

 

[khouly]

của u khóa học cần phải thiết kế các cuộn cảm của mình và mô phỏng nó, và đo lường nó
nhưng u sẽ cần mô phỏng em toàn để có được kết quả tốt nhất

và nó ưa thích rằng quá trình chứa một tùy chọn kim loại dày, và varactors thức tích lũykhouly

 

[safwatonline]

u luôn luôn có thể làm dao động vòngThêm vào sau khi 28 giây:nếu ur tiếng ồn spec giai đoạn mà không phải là khó khăn

 

[khouly]

Kính gửi gingerjiang

những gì là ur PLL mục tiêu ứng dụng?

FS, CDR, điều chế, demodulation, đồng hồ đồng bộ,

khouly

 

[gingerjiang]

khouly đã viết:

Kính gửi gingerjiangnhững gì là ur PLL mục tiêu ứng dụng?FS, CDR, điều chế, demodulation, đồng hồ đồng bộ,khouly

 

[khouly]

thiết kế điện dẫn, u nên sử dụng một số mô phỏng EM, và mô hình điện dẫn tốt, để có được tất cả các paracitics, vv
u có thể sử dụng đà, bài thơ mười bốn câu, HFSS, bất cứ điều gì u muốn

khouly

 

[Lươn con]

Hi
Hãy chú ý đến sự cô lập của bộ phận kỹ thuật số và analog
Đào tạo tiếng ồn và một phần sfdr các bộ phận tương tự làm giảm