H
hmsheng
Guest
Các con số đính kèm là một điển hình bode lô thứ 3rd PLL để mở chức năng chuyển vòng lặp.Chênh lệch pha được định nghĩa là độ lệch pha từ-180deg tại điểm đạt được sự thống nhất tần số (wc).Trong hình là phần lợi giai đoạn 65deg.
Đối với PLL, nếu nguồn cấp dữ liệu về tín hiệu có pha-180deg của nó là không ổn định vì có 180 giai đoạn chuyển dịch gây ra bởi PFD.Từ bode cốt truyện, các tăng vòng lặp là lớn hơn 1 tần số dưới đây đạt được sự thống nhất (wc) và độ lệch giai đoạn từ -180 là ít hơn 65deg.Vì vậy, các vòng lặp nên không ổn định hơn bất cứ lúc nào tần số dưới tần số đạt được sự thống nhất (wc).
Vì vậy, câu hỏi của tôi là lý do tại sao các margin giai đoạn được xác định tại điểm đạt được sự thống nhất tần số?Tại sao vòng lặp sẽ ổn định ở tần số dưới frquency đạt được sự thống nhất?
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này
Đối với PLL, nếu nguồn cấp dữ liệu về tín hiệu có pha-180deg của nó là không ổn định vì có 180 giai đoạn chuyển dịch gây ra bởi PFD.Từ bode cốt truyện, các tăng vòng lặp là lớn hơn 1 tần số dưới đây đạt được sự thống nhất (wc) và độ lệch giai đoạn từ -180 là ít hơn 65deg.Vì vậy, các vòng lặp nên không ổn định hơn bất cứ lúc nào tần số dưới tần số đạt được sự thống nhất (wc).
Vì vậy, câu hỏi của tôi là lý do tại sao các margin giai đoạn được xác định tại điểm đạt được sự thống nhất tần số?Tại sao vòng lặp sẽ ổn định ở tần số dưới frquency đạt được sự thống nhất?
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này