Vấn đề khi sử dụng BuildGates Tổng hợp công cụ.

[univer_solar]

Hi all,
Tôi đã có một vấn đề khi tôi sử dụng công cụ BuildGates Tổng hợp.Tôi nhập khẩu Verilog tập tin, thư viện thời gian (tlf). Và làm tổng hợp và tối ưu hóa thiết kế của tôi.Nhưng khi tôi viết thư cho netlist nó không thể giải thể thiết kế của tôi vào các tế bào tiêu chuẩn.Trong file netlist của tôi, nó cũng gọi dụ nhiều và pin đồ khi tôi gọi trong module hàng đầu của tôi.
Ví dụ:
kenh8 A8 (. th_clock (CLK),. th_reset (th_reset), đồng hồ (kenh8),.. cơ sở (base)
, Data_adc (ADC)., Rptc_cntr (rptc_cntr).,. Pwm_pad_o (pwm_pad_o8),
selsource (selsource8).);
kenh7 A7 (. th_clock (CLK),. th_reset (th_reset), đồng hồ (kenh7),.. cơ sở (base)
, Data_adc (ADC)., Rptc_cntr (rptc_cntr).,. Pwm_pad_o mainclk U1 (. Đồng hồ (CLK),. Đặt lại (th_reset),. Kenh1 (kenh1),. Kenh2 (kenh2),
. kenh3 (kenh3),. kenh4 (kenh4),. kenh5 (kenh5), kenh6 (kenh6).,. kenh7 (kenh7),. kenh8 (kenh8),. cơ sở (base), rptc_cntr (rptc_cntr)).;
Tôi cũng nhận được schamtic từ công cụ này và kết nối là chính xác.
Pls giúp tôi giải quyết vấn đề này.
Cảm ơn.