Transient phân tích & các câu hỏi khác về amp khác

[udintbr]

Tôi có một đơn giản, đôi cặp khác đã kết thúc đầu ra
- VDD = 2.5V, VSS = 0
- Nhỏ đạt được (Av = 2)
- Đầu vào bóng bán dẫn (m1 & m2) = NMOS
- Bóng bán dẫn tải (m3 & m4) = diode-kết nối pmos
- Min chế độ đầu vào chung, vic (phút) = 0.8V
- NMOS (M5) đuôi hiện tại = 100uA

điều hành các điểm ok, ac cốt truyện ok (hầu như 0 db).có một số vấn đề với phân tích thoáng qua

Tôi thiết lập cấu hình sau vào ins & outs:
dc = 1V 1mV sin sóng to 1st đầu vào
dc = 1V 1mV sin sóng (180 out of phase) to 2nd nhập
CL = 2PF cho cả hai đầu ra kết thúc

Những gì tôi đã nhận được
- Đầu vào ok (1mV sin sóng ở cấp dc = 1V)
- Output 2mV sin sóng, nhưng ở cấp dc 1.455V

Tôi đã nhận một số câu hỏi
1) đã làm tôi đặt testbench chính xác?bù đắp được lớn 0.455V?nếu tôi bỏ dc = 1V, tất cả các bóng bán dẫn sẽ được trong cut-off (trừ M5).những gì tôi đã làm sai?kể từ khi đạt được gần như là sự thống nhất, nên không thể bù đắp dc rất nhỏ?

2) là nó có thể đặt vic (phút) để được 0V?mà tôi đã làm nhưng sau đó tôi đã nhận VDS (ngồi) của M5 được-ve.

3) nếu tôi đặt vic (phút) gần 0V, tôi sẽ nhận được vds5 (ngồi)-Giá trị ve trong tính toán của tôi.[Vic (phút) = Vds5 (ngồi) Vgs1].nào khác để làm điều này?là có bất cứ quy luật của trên icmr thích hợp cho một phạm vi nhất định để VDD VSS (trong trường hợp này, 0 đến 2.5V VDD)?

4) nếu tôi muốn sử dụng pmos như bóng bán dẫn đầu vào, làm thế nào để xác định W / L của M5.Tôi đã sử dụng Vic (phút) = Vds5 (ngồi) - VTP.Tôi không thể nhận được M5 được trong bão hòa không có vấn đề gì vic (phút) tôi đã sử dụng.

xin lỗi cho văn bản dài.mong muốn học hỏi.có thể có các câu hỏi nhiều hơn nữa.

TQ

 

[ieropsaltic]

1 - 1.45V là chế độ đầu ra phổ biến, nó không phải là một dc bù đắp.Điện áp này được thả từ các nguồn cung cấp do VGS của diode tải kết nối.Bạn có thể điều chỉnh giá trị này bằng cách điều chỉnh cả W và L của các thiết bị tải.

2 - Đối với những kiến trúc mà bạn đã chọn, bạn không thể thiết lập để Vic 0V bởi vì bạn cần Vt của các thiết bị khác Veff cặp thiết bị hoạt động veff của NMOS nhân bản hiện hành.Nếu bạn sử dụng một cặp khác PMOS và sử dụng một tải điện trở nhỏ, bạn có thể có khả năng Vic gần 0V.Hiện tôi cũng topo được sử dụng mà có thể có đường sắt cho xe lửa đầu vào sử dụng 2 cặp đầu vào, một trong những cặp đôi khác NMOS và PMOS, nhưng họ sẽ phức tạp thiết kế của bạn.

3 - giống như 2

4 - Bạn nên lưu ý rằng để đạt được từ chối chế độ thông thường, nếu bạn sử dụng cặp PMOS đầu vào, bạn cũng nên nhân bản hiện nay được PMOS kết nối cung cấp (không NMOS kết nối với mặt đất như thiết kế hiện tại của bạn).

 

[udintbr]

TQ 4 câu trả lời.Thực sự hữu ích.Tôi đã nhận thêm vài câu hỏi.

- Người ta nói rằng các cặp khác ở trên headroom tiêu thụ điện áp?Có nghĩa là gì?

- Tôi đang thiết kế một cặp khác, đây là thời gian tải PMOS hiện tại nguồn với biasing Vb (Razavi, fig 4,32 (b)).Bóng bán dẫn đầu vào vẫn còn NMOS.Các amp khác có 2 đầu ra kết thúc.Thiết kế specs: VDD = 2.5V, VSS = 0V, hiện tại chìm Iss = 100uA và đạt được Av = 100.Tôi đã nhận (W / L) của nạp = 1,5 từ tối đa (vic) = 2V.Tôi biết rằng W / L của đầu vào được tính từ được = gm (in) * ro (load) / / ro (in).Làm thế nào để xác định giá trị ro?

TQ.