thiết kế vấn đề

[adanshen]

bất kỳ cơ thể gặp phải những loại vấn đề thiết kế của bạn hoạt động tốt tại
fpga nhưng bị lỗi trong chip thật không?bạn có thể cho biết những câu chuyện?

 

[eziggurat]

Tôi có kinh nghiệm một số vấn đề FPGA khi tôi bắt đầu ra như là kỹ sư tốt nghiệp.Một số trong những vấn đề là để làm với mestability và các vấn đề thời gian.Khi gỡ các FPGA, thiết kế luôn có điểm kiểm tra cho các tín hiệu nội bộ và đây là những liên kết đến các chân thử nghiệm ở PCB.Phần lớn thời gian tôi gỡ lỗi chip thực thông qua phương pháp này (sử dụng Oscilloscope và analyser logic) và điều này dường như đã cho tôi một sự hiểu biết tốt hơn về vấn đề này.Các vấn đề kinh nghiệm trong cuộc sống thực, tôi thường nghiên cứu đầu vào đến thiết bị và mô phỏng các kịch bản trong Modelsim.

Công ty nơi tôi làm việc không tuân theo một kế hoạch xác minh thích hợp.Họ thay vì chương trình thiết bị (chủ yếu là một thời gian lập trình) và thử nghiệm nó trong thiết kế phần cứng như vậy là không hoàn toàn kiểm tra trong mô phỏng.Một số trường hợp xấu nhất là không được xem.

Lần khác, tôi sửa chữa lỗi của người khác như tối ưu hoá mã của mình và sửa chữa nó để thực hiện theo các thông số kỹ thuật.Đôi khi nó là bực bội, khi nhìn vào hàng trăm vài dòng mã và các tài liệu hướng dẫn không được cung cấp nhưng tôi từng bước khắc phục những trở ngại này.Khi tôi bắt đầu viết mã VHDL, tôi đôi khi vẽ sơ đồ khối và xác định số lượng các flip-flops và logic tổ hợp sử dụng cho thiết kế.Đôi khi nó có thể được longwinded.

Công ty của tôi chỉ vừa mới mang trong HDL thiết kế như vậy tôi hiện đang học cách sử dụng phần mềm cho các dự án tiếp theo.

Một vấn đề tôi có kinh nghiệm gần đây khi kết nối với một vi mạch FPGA.Cả hai đang được cấp bởi hai dòng điện áp khác nhau.Khi sức mạnh FPGA xuống, tôi phát hiện ra các FPGA vẫn đang được cung cấp bởi các vi mạch khác do kết nối.Đây là maily do sự cung cấp điện không được căn cứ đúng, nhưng trong trường hợp của tôi, tôi sử dụng một bộ đệm tristate đến sản lượng các tristate vi mạch đến FPGA.

Eziggurat

 

[zape]

Khi bạn nói "hoạt động tốt tại fpga nhưng không thành công trên con chip thực sự", tôi giả sử bạn có nghĩa là nó hoạt động trong mô phỏng chức năng của bạn.Tôi sẽ kiểm tra các báo cáo thời gian từ sự tổng hợp và công cụ quản lý (có được một mắt trên phạm vi bảo hiểm analisys thời gian).Nếu những con số trên được các giao diện kiểm tra hợp lệ không đồng bộ như giao diện bên ngoài, đồng hồ tín hiệu giữa các tên miền khác nhau, resets ...

Chúc may mắn

 

[brmadhukar]

Chào

Đối với thiết kế để làm việc tại địa điểm và mô phỏng FPGA tuyến đường là đủ.

Từ FPGA đến ASIC:
1) Không tấn mô phỏng.
2) Cross kiểm tra thiết kế
3) Đừng bỏ qua bất kỳ cảnh báo

Best of luck