Thiết kế mạch CMOS Logic từ Boolean Functions

L

lọc

Guest
Tôi đã suy nghĩ rất nhiều về điều này.Giảng viên của tôi đã giải thích việc thực hiện CMOS của NAND và NOR và NOT, nhưng mà chỉ sử dụng các mô hình chuyển đổi.Nhưng tôi đã tự hỏi làm thế nào để thiết kế mạch nếu nó là một chức năng lớn hơn nói AB ' A'B hoặc một cái gì đó như thế.Tôi cần một quá trình hợp lý mà qua đó tôi có thể thiết kế một mạch CMOS cho một chức năng boolean.Ai đó có thể giúp tôi?Xin vui lòng giúp đỡ ...

 
Chào

Tìm cgen.
Đây là một câu trả lời cho câu hỏi của bạn.
Nếu bạn không có được mã.Tôi có nó trong kho lưu trữ của tôi và tôi sẽ tải nó lên theo yêu cầu.CGEN: Một máy phát điện bố trí tượng trưng cho CMOS tĩnh mạch.tnx

 
Cảm ơn bạn đã trả lời ..nhưng tôi không có bất kỳ ý tưởng về điều đó CGEN ...Bạn có thể giúp tôi ra xin vui lòng?

 
Lần đầu tiên có được chức năng vào SOP hoặc standarat một số cho Sau đó sử dụng NAND KHÔNG NOR.. Cho mạch như các chức năng phổ r.

 
Bạn sẽ phải thiết kế Pun (kéo lên mạng) và PDN (Pull Down Network) biểu thức từ chức năng logic.Lưu thatn PDN và Pun là những ví dụ duals của nhau
Dual của AB ' A'B là
(A ' B). (A B')

trong đó sẽ tạo thành một cựu PDN trong khi một Pun sau này.

 
lọc đã viết:

Cảm ơn bạn đã trả lời ..
nhưng tôi không có bất kỳ ý tưởng về điều đó CGEN ...
Bạn có thể giúp tôi ra xin vui lòng?
 
Xin lỗi ..nhưng chương trình này chỉ hoạt động trên máy sun??isnt nghĩa là nó cũng có sẵn cho các cửa sổ môi trường?

Tôi hy vọng tôi có thể tìm thấy một cho các cửa sổ ...

cảm ơn

 
Trích:

Bạn sẽ phải thiết kế Pun (kéo lên mạng) và PDN (Pull Down Network) biểu thức từ chức năng logic.
Lưu thatn PDN và Pun là những ví dụ duals của nhau

Dual của AB ' A'B là

(A ' B). (A B')trong đó sẽ tạo thành một cựu PDN trong khi một Pun sau này.
 

Welcome to EDABoard.com

Sponsor

Back
Top