thảo luận về PLL khi đồng hồ đầu vào tham chiếu là cao

[jfyan]

hi all,
tôi muốn biết điều gì sẽ xảy ra với hiệu suất PLL khi đồng hồ đầu vào tham chiếu là cao khoảng 100-500MHz.
Ví dụ, khi tôi quan sát thấy, khi đồng hồ đầu vào khoảng 200MHz, lỗi pha tĩnh là rất nhỏ, ít hơn 10ps.và một số những tác động xấu khác như dòng rò rỉ, không phù hợp trong các dòng máy bơm phí, có thể được nhỏ hơn so với đồng hồ đầu vào thấp, phải không?
những gì khác tôi muốn thảo luận là vùng chết, tôi tìm thấy nó là một vấn đề rất lớn, và tôi nghĩ rằng vì khu chết, điện áp điều khiển để VCO là ngẫu nhiên khi vòng lặp đi bộ là trong "khóa".tôi không biết liệu trên được phải không?vì vậy chúng ta hãy có một chuyện nóng.

chúc may mắn
jeff

 

[ieropsaltic]

Có tần số cao hơn tham chiếu cho bạn khả năng để chọn một vòng lặp băng thông lớn hơn. Điều này có thể tốt cho thời gian giải quyết (có thể có thời gian giải quyết ngắn hơn) và qua lọc cao hiệu lực của tiếng ồn VCO. Những tiếng ồn khác tuy nhiên sẽ có những đóng góp lớn hơn. Tôi không chắc chắn về tác dụng của nó trên không phù hợp bơm phí và rò rỉ hiện nay và tôi tin rằng nó rất nhỏ (không chắc chắn).

Liên quan đến khu chết, ảnh hưởng của nó sẽ càng nghiêm trọng ở tần số cao hơn tham chiếu Một giải pháp tốt đẹp sẽ đến chậm trễ đầu ra của N () và cửa khẩu của đặt lại của FF của PFD với một số tiền mà là cao hơn chết. Khu trễ. Điều này sẽ đủ để loại bỏ các khu chết.