S
samcheetah
Guest
nếu im không nhầm, phiên bản học sinh cần có thời gian nhiều hơn để biên dịch mã Verilog / VHDL của bạn. ive cũng kiểm tra này với một trong những thiết kế của tôi. đầu tiên tôi biên soạn nó bằng cách sử dụng các phiên bản của học sinh và ghi nhận thời gian và sau đó tôi cài đặt phiên bản đầy đủ và sau đó ghi nhận thời gian. phiên bản đầy đủ có tốc độ nhanh !!!!!!