STA gặp vấn đề với

[FAHMY]

Hi All,
Tôi đang gặp phải một vấn đề STA với SoC gặp.

Trong thiết kế tôi đang làm việc trên, có một số đăng ký với cả hai thiết lập và thiết lập lại một số lái xe của logic.logic này có thể được kích hoạt bằng đồng hồ.logic này được thiết kế theo cách thức mà đảm bảo rằng chỉ một trong số họ (hoặc thiết lập hoặc thiết lập lại) có thể được hoạt động tại một thời điểm.Tuy nhiên gặp không công nhận mối quan hệ logic giữa hai tín hiệu và báo cáo một sự vi phạm do deassertion đồng thời của cả hai thiết lập và thiết lập lại (do đồng hồ cạnh nhau) mà tôi chắc chắn rằng hành vi vi phạm này là không đúng.

câu hỏi của tôi là có cách nào mà tôi có thể hướng dẫn các công cụ để loại bỏ loại hình này vi phạm?Hoặc xem xét các chức năng hợp lý khi làm STA?(Mà không cần vô hiệu hóa bất kỳ thời điểm kiểm tra khác có thể được thực)

Trân trọng
FAHMY

 

[shelby]

điều này sẽ vô hiệu hóa việc kiểm tra không đồng bộ trên cơ sở mỗi flop.i quên cú pháp chính xác, nhưng cái gì của nó như thế này ...

set_disable_timing-từ SET-to RESET [get_lib_cell flop *]
set_disable_timing-từ RESET-to SET [get_lib_cell flop *]

 

[FAHMY]

Hi Shelby
Cảm ơn bạn đã giúp đỡ của bạn.nhưng tiếc là nó không làm việc vì công cụ này không thấy một đường đi từ thiết lập để thiết lập lại.Nó thấy để con đường đó đang chạy đua với nhau một từ đồng hồ lái xe của logic tổ hợp để thiết lập và khác là từ cùng một đồng hồ để thiết lập lại.

Thiết lập con đường sai về một trong hai con đường có thể ẩn một thời gian kiểm tra thực tế ..Bạn có một ý tưởng?

 

[shitansh]

Bạn cần phải vô hiệu hóa các thiết lập và thiết lập lại từng cái một để thực hiện phục hồi thích hợp và kiểm tra loại bỏ.

H
Shitansh

 

[entropy]

FAHMY đã viết:

Hi All,

Tôi đang gặp phải một vấn đề STA với SoC gặp.Trong thiết kế tôi đang làm việc trên, có một số đăng ký với cả hai thiết lập và thiết lập lại một số lái xe của logic.
logic này có thể được kích hoạt bằng đồng hồ.
logic này được thiết kế theo cách thức mà đảm bảo rằng chỉ một trong số họ (hoặc thiết lập hoặc thiết lập lại) có thể được hoạt động tại một thời điểm.
Tuy nhiên gặp không công nhận mối quan hệ logic giữa hai tín hiệu và báo cáo một sự vi phạm do deassertion đồng thời của cả hai thiết lập và thiết lập lại (do đồng hồ cạnh nhau) mà tôi chắc chắn rằng hành vi vi phạm này là không đúng.câu hỏi của tôi là có cách nào mà tôi có thể hướng dẫn các công cụ để loại bỏ loại hình này vi phạm?
Hoặc xem xét các chức năng hợp lý khi làm STA?
(Mà không cần vô hiệu hóa bất kỳ thời điểm kiểm tra khác có thể được thực)Trân trọng

FAHMY

 

[shelby]

FAHMY đã viết:

...
công cụ không thấy một đường đi từ thiết lập để thiết lập lại.
Nó thấy để con đường đó đang chạy đua với nhau một từ đồng hồ lái xe của logic tổ hợp để thiết lập và khác là từ cùng một đồng hồ để thiết lập lại.