SRAM lần nữa

[Cơ khi]

Bất cứ ai có thể cho tôi biết những nguyên cần thiết để chia bộ nhớ lớn (SRAM) vào bộ nhớ nhỏ hai (SRAM).Ví dụ, nếu tôi chia thành hai SRAM 2K SRAM 1K, tôi đã hai lần băng thông.Việc làm thế nào về việc trên cao, chẳng hạn như logic bist, ATE thời gian chạy vv

Cảm ơn.

 

[Cơ khi]

bất cứ ai có thể giúp?

 

[johnz]

Diện tích của hai 1k SRAM lớn hơn 2k SRAM do tăng dòng và logic giải mã cột.

 

[dr_dft]

Nếu topo của 2 trường hợp của SRAM 1k là giống như SRAM 2k, lý thuyết logic bist có thể giống hệt nhau trong cả hai trường hợp, và thời gian thử nghiệm sẽ giống nhau.
Nếu bạn chia chiều rộng 2k SRAM-khôn ngoan, nơi mà mỗi 1k SRAM dụ có một nửa các bit dữ liệu như là SRAM 2k, sau đó bạn có thể lái xe nửa trên của dữ liệu bist đến một ví dụ và thấp hơn một nửa các trường hợp khác có thay đổi không trong bộ điều khiển bist.Với một số sửa đổi trong bộ điều khiển bist, bạn có thể thử nghiệm cả 1k-srams đồng thời, tiết kiệm một số khu vực bist.
Nếu bạn chia độ sâu 2k SRAM-khôn ngoan, nơi mà mỗi 1k SRAM dụ có một nửa không gian địa chỉ như là SRAM 2k, sau đó bạn có thể sử dụng chút bist địa chỉ trên để chọn 1k SRAM dụ bạn đang truy cập không có thay đổi trong bộ điều khiển bist lần nữa.Với một số sửa đổi trong logic bist, bạn có thể kiểm tra 2 trường hợp đồng thời, cắt giảm xuống trong thời gian thử nghiệm ATE.

 

[Thomson]

hi, dr_dft,
nếu tôi thực hiện một hệ thống với ba 512-SRAM byte như là một trong những phương pháp và với sáu 512-SRAM byte như các phương pháp khác, sau đó như thế nào về chi phí kiểm nghiệm?Liệu các phương pháp sau thêm nhiều chi phí để thử nghiệm trước đó?Ở đây bỏ qua chi phí kiểm tra logic khác '!Thomson

 

[dr_dft]

Hi Thomson,
Nó thật sự phụ thuộc nếu bạn thử nghiệm SRAMs serially hoặc tất cả SRAMs song song.Nếu bạn thử chúng serially, thời gian thử nghiệm sẽ nhân lên bởi số trường hợp.Nếu bạn kiểm tra chúng cùng một lúc, bạn cần phải thêm một số logic bist thêm, nhưng thêm logic không phải là quá lớn.
Hầu hết các công cụ chèn bist những ngày này (LogicVision, Mentor Graphics, vv) cho phép bạn xây dựng một bộ điều khiển bist rằng có thể kiểm tra tất cả các trường hợp cùng một lúc, vì thế nếu bạn có thể đủ khả năng logic thêm, nó sẽ giúp bạn tiết kiệm trong thời gian thử nghiệm, và do đó chi phí kiểm tra .

 

[Thomson]

dr_dft đã viết:

Hi Thomson,

Nó thật sự phụ thuộc nếu bạn thử nghiệm SRAMs serially hoặc tất cả SRAMs song song.
Nếu bạn thử chúng serially, thời gian thử nghiệm sẽ nhân lên bởi số trường hợp.
Nếu bạn kiểm tra chúng cùng một lúc, bạn cần phải thêm một số logic bist thêm, nhưng thêm logic không phải là quá lớn.

Hầu hết các công cụ chèn bist những ngày này (LogicVision, Mentor Graphics, vv) cho phép bạn xây dựng một bộ điều khiển bist rằng có thể kiểm tra tất cả các trường hợp cùng một lúc, vì thế nếu bạn có thể đủ khả năng logic thêm, nó sẽ giúp bạn tiết kiệm trong thời gian thử nghiệm, và do đó chi phí kiểm tra .

 

[dr_dft]

Hướng dẫn sử dụng của người dùng của LogicVision hoặc Mentor Công cụ này sẽ cho bạn thấy làm thế nào để thiết lập chèn bist.Chơi với các công cụ và nói chuyện với AES là cách tốt nhất để có được những mới nhất.
Chúc may mắn.

 

[eeeraghu]

phụ thuộc vào đọc / ghi logic, cũng ở đây khi chia dữ liệu và đường dẫn địa chỉ và thậm chí còn tăng logic điều khiển.vì vậy có một sử dụng mà thay vào đó bằng cách sử dụng hai rams sử dụng một lần duy nhất bằng cách tăng gấp đôi đường dẫn dữ liệu, nghĩa là nếu nó được 8 bit bây giờ sử dụng 16 bit.

kính trọng