Simple Opamp ..

[ASICK]

Chào,
Tôi là một người mới bắt đầu vào analog IC.I có đọc một số lý thuyết nhưng khi nói đến mô phỏng, tôi chỉ nhận được mất, ngay cả ở giai đoạn biasing DC.Tôi cố gắng để thiết kế một Miller (đơn giản) opamp, mà sẽ đưa cho tôi một tăng của các giống như 200 (hoặc là một hoặc 2 giai đoạn), i am không phải lo lắng về những phản ứng freq hay comp.tất cả tôi muốn là một amp khác với đạt được điều này một đầu vào tốt và phạm vi CM đầu ra.Tôi đang sử dụng cadence TSMC 0,25 u công nghệ cao.VDD = 2.5V VSS = 0, hai Pmos tải trên đầu, hai NMOS khác dưới nó và NMOS hiện nhân bản ở phía dưới.đuôi hiện 20u, do đó, hiện nay ở mỗi cánh tay 10U.Tôi muốn có như Vod =. 4, tôi có thể tính tất cả các W / l's cho nhiều hiện tại và cho chạy nhiều, nhưng tôi không thể có vẻ để kiểm soát điện áp drain.làm thế nào để bạn tìm ra các điện áp drain?từ tính toán của tôi có vẻ bên phải trên giấy, nhưng trên cadence nhận được một hoặc khác trong tuyến tính hoặc ngược lại.và tôi thậm chí không chắc chắn nếu tôi có các giá trị bên phải của Kn, Kp và Theo TTXVN's (109.7uV/AA, -25.5uV/AA, Vthp =-. 53, Theo TTXVN, n =. 495V) những gì tôi làm sai?làm thế nào để bạn có lý tưởng bắt đầu quá trình thiết kế??(Tôi có kèm theo một bàn tay thực tập cũng ckt, Pls dont cười vẽ)
Ai đó có thể hướng dẫn tôi trong các chi tiết như thiên vị đến như thế nào và tính toán W / L, điều khiển điện áp gì ráo, và công cụ)?Tôi thực sự sẽ đánh giá cao nó.Tôi cố gắng từng bỏ thời gian và thất vọng ... (hy vọng đúng chỗ của nó bài này) cho tôi biết nếu bạn cần thêm thông tin về những gì tôi đã cố gắng cho đến nay, tôi sẽ đánh giá cao sự giúp đỡ thnx, bạn

 

[yeechyan]

Thật khó để kiểm soát điện áp thoát trong cấu hình vòng mở.Nếu không có phản hồi tiêu cực, các lợi của opamp sẽ được quá cao mà các bóng bán dẫn có thể dễ dàng hướng ra khỏi vùng bão hòa, làm cho điện áp thoát khó được kiểm soát.Bạn có thể sử dụng một mạch chế độ phản hồi thường để ổn định điện áp drain.Bạn có thể thử kết nối đầu ra của opamp của mình vào đầu vào inverting, làm cho opamp như một bộ đệm đạt được sự thống nhất và kiểm tra hiệu suất.

Các đơn vị cho kn và kp nên A / VV thay vì V / AA.

 

[ASICK]

nhưng không đạt được của tôi lo lắng về ngay bây giờ, tôi đang cố gắng để chỉ thiên vị điều để có tất cả chúng trong ngồi, và điểm đầu ra tại trung cho swing tối đa, nếu bạn có thể giúp tôi con số đó ra ...làm thế nào để làm biasing và định cỡ correclty ..và có, tôi có nghĩa là UA / VV ..thnx ...

 

[aryajur]

Trong giai đoạn 1 khuếch đại vi sai của bạn, nếu bạn đang sử dụng một máy nhân bản tải đang hoạt động hiện tại thì bạn có thể xác định điện áp drain (Common Mode Điện áp ra) như VDD - Vgsp (VGS của bóng bán dẫn PMOS).
Nếu những điều không dường như workin gin Cadence nó có thể là bạn có thể được đặt vào biasing sai, hoặc bạn có thể có giá trị tham số sai cho phép tính tay của bạn.YOu nên cố gắng thu được các thông số từ các đường cong IV MOS, bạn cũng không nên lái xe VGS nhiều đến nỗi MOS đi vào vùng bão hòa vận tốc.Nếu bạn muốn làm điều đó rồi sử dụng các phương trình Mã rằng sẽ đưa vào tài khoản này có hiệu lực bão hòa vận tốc phải tính toán để có được bàn tay của bạn.
Nếu bạn cần làm rõ hơn, tôi sẽ đính kèm mạch và giải thích quá trình một lần nữa, từng bước.
Tôi hy vọng điều này làm cho nó hoạt động.