sản lượng giai đoạn của comparator cmos

[man_5684]

Tôi thiết kế cmos tracck và latched comparator cmos.Tôi đã lái xe tải của 10 pf.

Tôi không nhận được làm thế nào để quyết định w / L của bóng bán dẫn.
tức là, bước thiết kế cho các mạch này ?????????????????hãy giúp tôi .....
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này

 

[man_5684]

nào trong nhóm này là không thể để cho tôi giúp đỡ ..............xấu hổ về bạn .............

 

[gte582w]

Calm down.Nó không phải là một việc lớn.

Bạn mạch dường như là một thành kiến tự amp khác.
đó là cơ bản một ngăn xếp của các cặp khác PMOS đầu vào
với NMOS đầu vào.Do tự thiên vị, phía trên và
đáy hiện xtor biasing sẽ được đẩy vào
triode khu vực này dùng được.

Có nói rằng, tôi thường ratioed các kích thước của
các PMOS và đầu vào NMOS xtor có bằng
gm như vậy, bình đẳng và tăng thời gian mùa thu.Tôi cũng ratioed
trên và dưới nguồn xtor hiện kích thước và
điều chỉnh kích cỡ xtor đầu vào để có được những mong muốn biasing
hiện tại và giá trị tuyệt đối của gm.

Nếu runing sim và tăng hàng / rơi thời gian không đối xứng, bạn cũng có thể dính vào một số cap
khác thường cặp nút nguồn để tinh chỉnh nó.

Hy vọng rằng sẽ giúp.

Một gợi ý thêm, đây là một diễn đàn để chia sẻ và
đóng góp, bạn càng đóng góp, càng có nhiều người sẽ đặt ra những nỗ lực của họ để giúp bạn quá.

chúc mừng,

 

[supreet_95]

Chào,
Có một số nghi ngờ: --
(1) là đầu ra của biến tần kết nối với B_0 như đầu vào?
(2) Điều gì sẽ xảy ra nếu cả hai A_0 và B_0 đi cao?
(3) Có phải hoàn toàn như so sánh?
(4) Các đầu vào để xtors wont thể khác nhau nhiều, vì vậy mà hiện nay luôn luôn có thể được flowi8ng qua chúng, am i right?
Thank u