D
danda821
Guest
HI,
Tôi thiết kế một CMOS PLL (Trị-pfd nhà nước, chi phí bơm, divider, vco).Các divider là một nuốt chia,
vì vậy tôi có thể lựa chọn khác nhau chia lệ (hoặc kênh khác nhau).Nó làm việc tại các kênh đầu tiên (chia lệ là 464).Tuy nhiên đối với các kênh cao nhất (chia lệ là 478), nó có thể không bị khóa.Việc kiểm soát điện áp trên VCO settles để 677mV (Ripple là 20mV) tại 7us, sau đó nó tăng ngẫu nhiên (đi Ripple cao đến 120mV).Ai đó có thể cho tôi biết điều gì là vấn đề?cảm ơn.
danda821
Tôi thiết kế một CMOS PLL (Trị-pfd nhà nước, chi phí bơm, divider, vco).Các divider là một nuốt chia,
vì vậy tôi có thể lựa chọn khác nhau chia lệ (hoặc kênh khác nhau).Nó làm việc tại các kênh đầu tiên (chia lệ là 464).Tuy nhiên đối với các kênh cao nhất (chia lệ là 478), nó có thể không bị khóa.Việc kiểm soát điện áp trên VCO settles để 677mV (Ripple là 20mV) tại 7us, sau đó nó tăng ngẫu nhiên (đi Ripple cao đến 120mV).Ai đó có thể cho tôi biết điều gì là vấn đề?cảm ơn.
danda821