T
triump.ar
Guest
làm thế nào để làm pin giao cho virtex 4 fpga ... im không nhận được chỉ định làm thế nào để chân ...
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
E
echo47
Guest
Các người hỏi làm thế nào để chọn I / O pins khi thiết kế phần cứng máy tính bảng của bạn, hoặc làm thế nào để xác định pin ISE số trong dự án của bạn?
Nếu ISE, sau đó bạn có nhiều cách khác nhau của quy định cụ thể các chân phụ thuộc vào dòng chảy công việc bạn đã chọn.Hãy thử bắt đầu với phần "Giao Pin Địa điểm hạn chế" trong Quick của bạn "ISE" Hướng dẫn Start, qst.pdf.Xem thêm "Lộc" trong "ISE của bạn" chế cgd.pdf, Hướng dẫn.
Nếu ISE, sau đó bạn có nhiều cách khác nhau của quy định cụ thể các chân phụ thuộc vào dòng chảy công việc bạn đã chọn.Hãy thử bắt đầu với phần "Giao Pin Địa điểm hạn chế" trong Quick của bạn "ISE" Hướng dẫn Start, qst.pdf.Xem thêm "Lộc" trong "ISE của bạn" chế cgd.pdf, Hướng dẫn.
T
triump.ar
Guest
tôi muốn biết làm thế nào để gán các chân để thiết kế HDL của tôi ...
V
victoria_jitesh
Guest
Nếu bạn đang sử dụng Xilinx Navigator dự án công cụ tổng hợp, sử dụng tùy chọn chỉ định các gói pin cho theo Tiêu đề hạn chế người sử dụng.
Cùng một kỹ thuật sử dụng đối với các công cụ khác.
Nhưng đừng quên rằng u nên cũng có thể có hướng dẫn sử dụng đặc tả kỹ thuật cho FPGA.
Cùng một kỹ thuật sử dụng đối với các công cụ khác.
Nhưng đừng quên rằng u nên cũng có thể có hướng dẫn sử dụng đặc tả kỹ thuật cho FPGA.
K
kvingle
Guest
Có hai cách để làm điều này.
1.Văn bản pin dựa ép quy định tại UCF (Thành viên hạn chế file)
bạn có thể tham khảo Xilinx tài liệu về các định dạng
2.Sử dụng tiện ích PACE (Pinout và khu vực hạn chế Editor) trong Xilinx ISE. Mà đơn giản hoá việc giao pin bằng cách sử dụng giao diện của nó và sẽ chăm sóc của tạo UCF.
1.Văn bản pin dựa ép quy định tại UCF (Thành viên hạn chế file)
bạn có thể tham khảo Xilinx tài liệu về các định dạng
2.Sử dụng tiện ích PACE (Pinout và khu vực hạn chế Editor) trong Xilinx ISE. Mà đơn giản hoá việc giao pin bằng cách sử dụng giao diện của nó và sẽ chăm sóc của tạo UCF.