phân ra tín hiệu dịch chuyển

[EDA_hg81]

Tôi đã sử dụng Spartan 3 FT256 tạo ra 13 cặp tín hiệu đầu ra vi sai.

Chúng được đặt ra trên PCB với cùng một khoảng cách riêng biệt và độ dài trong mỗi cặp là tương tự.

Ngay bây giờ vấn đề là đầu ra cực tích cực và tiêu cực của một trong những cặp tín hiệu gần với trung của nhóm không phải là 180 độ chuyển dịch.Hình như họ là 90 độ chuyển dịch.

Lý do có thể cho điều này là gì?

Cảm ơn.

 

[A. Anand Srinivasan]

xin vui lòng đăng bài mà cặp và tức là các dạng sóng trong giai đoạn chuyển dịch ....cũng cho biết về các mạch kết nối với bên ngoài nếu có ....

 

[EDA_hg81]

Xin vui lòng chờ thêm một ngày.

i có để nắm bắt những dữ liệu.

Cảm ơn.

 

[echo47]

Cũng kiểm tra bản tóm tắt pad cải cách hành chính của bạn hoặc sử dụng FPGA Editor để chắc chắn cặp được kết nối với một trình điều khiển vi phân bình thường, thay vì bằng cách nào đó kết nối với các trình điều khiển độc lập.

 

[EDA_hg81]

Những người bị bắt bốn làn sóng các hình thức có thể giải thích những gì xảy ra.

"Sắp đặt" cho thấy 13 cặp vi sai dấu vết.

6 cặp từ trên là cặp shitty.

cặp bình thường cho thấy sản lượng tích cực và tiêu cực của 12 bộ đệm phân bình thường.

shitty cặp cho thấy sản lượng tích cực và tiêu cực của rằng bộ đệm phân bất thường.

quan hệ tích cực giai đoạn cực cho thấy sản lượng giai đoạn quan hệ tích cực giữa cặp đôi bất thường và bình thường.

phủ định mối quan hệ cực giai đoạn đầu ra cho thấy mối quan hệ giữa các giai đoạn tiêu cực bất thường và cặp đôi bình thường.

Tôi cũng đã kiểm tra FPGA biên tập, mà đôi shitty được phân công với bộ đệm phân quyền.

Tôi rất bối rối vấn đề có thể là những gì?

Tôi cũng sẽ liên hệ với Xilinx về vấn đề này.

Cảm ơn.

"Sắp đặt"
http://images.elektroda.net/25_1189179177.jpg
"bình thường cặp"
http://images.elektroda.net/83_1189178399.jpg
"shitty cặp"
http://images.elektroda.net/100_1189178465.jpg
"mối quan hệ tích cực"
http://images.elektroda.net/47_1189178518.jpg
"phủ định mối quan hệ"
http://images.elektroda.net/83_1189178589.jpg

 

[Iouri]

Hình như immidance bỏ lỡ trận đấu

Những gì bạn có cắm kết nối của bạn không?

Cũng không thích ý tưởng của bạn như thế nào qua các lớp trên PCB.nó cần được đầu thẳng trên 45 độ bên trong thông qua 45 nội thẳng

Ngoài ra nếu bạn có thể làm X-Ray trên BGA của nó có thể giúp đỡ, có thể là xấu khớp hàn

 

[EDA_hg81]

Một màn hình được kết nối.

Nhưng hình ảnh trên màn hình bị mất một số dữ liệu.

Tôi nghĩ rằng đây là sản lượng phân crappy chịu trách nhiệm về những gì đã xảy ra.

Điều đau đớn nhất là nếu trở kháng không phải là lý do tại sao kết hợp với phần còn lại trong số đó là ok?

Cảm ơn.

 

[Iouri]

Bạn có hyperlinx từ MG?

 

[EDA_hg81]

Có, tôi đã sử dụng Hyperlinx.

chỉ có một hội đồng có vấn đề này.Phần còn lại của bảng là tốt.

FPGA này có thể có một số vấn đề.