NOCG vấn đề - tìm kích thước lý thuyết, việc giảm thời gian không gian

[Monady]

Hi dear tất cả bạn bè,
i có phải sử dụng của Không-Overlapping Clock Generator (NOCG) trong mạch NOCG project.although của tôi rất đơn giản nhưng tôi không biết làm thế nào có thể thiết kế mạch này.là nó có thể tìm thấy kích thước của bóng bán dẫn lý thuyết hoặc chúng ta phải tìm quy mô với phiên toà tốn thời gian và thủ tục báo lỗi?
i dành cho nhiều lần cho mạch này, nhưng tiếc là tôi không thể tìm thấy bất kỳ giải pháp rõ ràng.i muốn giảm bớt không gian thời gian giữa PH1 và PH2 (miêu tả với mũi tên trong pic đính kèm), nhưng nó đã không thể thông qua việc thay đổi tỷ lệ khía cạnh của bóng bán dẫn.
CLK = 1GHz
Tôi sẽ được đánh giá cao cho đề nghị nào.

 

[JoannesPaulus]

Việc không chồng chéo thời gian là sự chậm trễ thông qua chuỗi: td (NOR) 2 * td (INV).Nếu bạn muốn decrese nó, loại bỏ những người hai Inverters.