Mentor Graphic: Dự án Porting khác SoftWare (50pt)

[sadid]

Tôi đã thiết kế dự án của tôi trong Mentor Graphics / FPGA Advantage gói ......... đó là một thực sự tốt SW
nhưng bây giờ tôi cần phải thực hiện các module này trong thiết kế của tôi bằng cách sử dụng chức năng Mega và IP ......:
1.One hay hai Soft Core
2.an CAM / RAM Memroy
3.Ethernet diện
Làm thế nào tôi có thể dự án cảng của tôi từ FPGA Advantage để qu (at) rtus hoặc ISE?
hay như thế nào tôi có thể thực hiện các KCN trong thiết kế của tôi?
hoặc bất kỳ đề xuất nào có thể giúp ....
Cám ơn.

 

[j_andr]

sadid đã viết:

/.../ Làm thế nào tôi có thể dự án cảng của tôi từ FPGA Advantage để qu (at) rtus hoặc ISE?

 

[sadid]

Thiết kế của tôi trong FPGA Advantage có chứa một số thành phần nó có cả hai thực thể và kiến trúc ...
Tôi không nghĩ rằng cách tiếp cận này là .... thực tế để bạn có một kinh nghiệm liên quan?
ngoài ra tôi có một sự lựa chọn tái thiết kế thành phần của tôi trong qu (at) rtus II v9 hiện tại tôi đã thiết kế thực thể của tôi / kiến trúc nhưng tôi tìm cách tiếp cận nhanh hơn ...

 

[j_andr]

sadid đã viết:

/.../ Tôi không nghĩ rằng cách tiếp cận này là thiết thực /.../

 

[sadid]

Cảm ơn j_ander vì vậy tôi có thể tạo ra một hình ảnh loadable với FPGA Advantage ....... sau đó nhập nó vào qu (at) rtus II và thêm mô-đun cần thiết để nó và tạo ra hình ảnh cuối cùng ... là nó có đúng không?là nó có thể?

 

[j_andr]

sadid đã viết:

Tôi có thể tạo ra một hình ảnh loadable với FPGA Advantage /.../

 

[muhammad_ali]

trong thiết kế HDL: trong khung bên phải bạn có thể tìm thấy những cửa sổ TASK: gọi Xilinx lõi phát điện (hoặc qu (at) rtus lõi phát điện).
sau đó chọn thư viện bạn cần tạo IP của bạn, sau đó bấm vào máy phát điện lõi Gọi.
bạn sẽ tìm thấy một thuật sĩ đó hướng dẫn bạn với IP có sẵn.chọn IP của bạn, sau đó đi theo các bước hướng dẫn khác .....
và xin vui lòng cho tôi biết nếu điều này là đủ hay không, cũng cho tôi biết nếu bạn gặp phải bất kỳ vấn đề.