Một mạch bandgap lạ

C

C

Guest
Tôi không thể tìm thấy loại kiến trúc bandgap trong sách hoặc giấy tờ.Ai có thể cho tôi biết cách hoạt động.Cảm ơn.
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này

 
Đây phải là một nhiệt độ độc lập, điện áp thế hệ mạch, nơi một PTAT hiện hành tạo ra trong hai chi nhánh đầu tiên được nhân đôi trên các chi nhánh thứ ba (sản lượng chi nhánh) và đi qua điện trở để tạo ra điện áp yêu cầu.Các điện trở đang có để lựa chọn mà Tc tích cực của BJT base-emitter điện thế là phủ nhận sự khác biệt của Tc tiêu cực của Vt. BJT Nhưng tôi nghĩ rằng khu vực emitter của BJT ở giai đoạn đầu ra là A và không A. 12
Dưới đây là thông tin phản hồi tiêu cực xảy ra trong vòng lặp, trong khi ở các mạch tiêu chuẩn, bộ khuếch đại thêm được sử dụng.Kiểm tra các mạch cho nhiệt độ tham chiếu độc lập (trong Razavi vv), và bạn sẽ tìm thấy nhiều chi tiết về nó.

 
Cảm ơn bạn.Thông điệp của bạn đưa cho tôi một số ý tưởng của mạch này.Tôi sẽ mô phỏng nó.

 
Trích:

Nhưng tôi nghĩ rằng khu vực emitter của BJT ở giai đoạn đầu ra là A và không A. 12

 
Trong cuốn sách của Razavi, đó là 'giá trị của VBE3 và do đó kích thước của quý 3 là hơi arbitray' (P392).

 
Trong thiết kế mạch ", bố trí, và mô phỏng" của R. Jocob Baker, trang 478, hình 21,14, bạn có thể tìm thấy câu trả lời.

 
Một phân tích trên mạch này cho bạn.
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này

 
ronsmithy đã viết:

Một phân tích trên mạch này cho bạn.
 
Trong trường hợp bạn sẽ được chạy sims lưu ý rằng mạch này không có bất kỳ khởi động - sẽ chạy ok trong sims, nhưng có lẽ sẽ không được tốt trong silic.
Thêm bất cứ Razavi s khởi và bạn sẽ bị phạt.

 
r23718 đã viết:

Trong trường hợp bạn sẽ được chạy sims lưu ý rằng mạch này không có bất kỳ khởi động - sẽ chạy ok trong sims, nhưng có lẽ sẽ không được tốt trong silic.

Thêm bất cứ Razavi s khởi và bạn sẽ bị phạt.
 
làm thế nào để hạn chế sự thay đổi của BGR với góc?

 

Welcome to EDABoard.com

Sponsor

Back
Top