LNA thiết kế câu hỏi

M

Murlix

Guest
Hi, tôi Murali.Tôi đang làm 12Ghz LNA thiết kế bằng cách sử dụng microstrip tôi đang sử dụng ATF36077 HEMT FET như bóng bán dẫn và pcb (Er = 10,2).. Tôi đang sử dụng ADS2005A cho mô phỏng.

Mục tiêu của tôi cho việc thiết kế là được> 10dB [S (2,1))> 10dB], tiếng ồn con số <0.8dB.
Tôi đang nhận 11.4dB để đạt được và = 0,778 con số tiếng ồn tại 12GHz cho mô phỏng của tôi.

Câu hỏi của tôi là:

1) mô phỏng đầu vào mất mát của tôi trở lại (S (1,1)) là khoảng-8.4dB và S ((2,2)) khoảng-31dB.
Là tôi (S (1,1)) giá trị thấp cho đủ LNA của tôi để thực hiện có hiệu quả?
Giới hạn cho (S (1,1)) giá trị trong LNA là gì?

 
trong LNA, tất cả các u muốn là một hiệu suất tiếng ồn rất thấp, và giữ này mà u phải phù hợp với đầu vào từ tiếng ồn tối thiểu mà không phải là kết hợp đặt cược cho S11, S11 sẽ được -20 hoặc -15 nếu ur phù hợp cho đạt được tối đa
tôi nghĩ rằng nó là bình thường, hãy kiểm tra ur đạt được, và con số tiếng ồn

Khouly

 
sử dụng cấu trúc cân bằng của LNA của bạn và sau đó y có thể có được cả hai ồn tốt hình và S11, đây là một cách để giải quyết vấn đề này

 
Tôi đang nhận 11.4dB để đạt được và = 0,778 con số tiếng ồn tại 12GHz, trong khi tôi là S11-8.4dB và S22 là-31dB cho mô phỏng của tôi.

Nhưng khi tôi kiểm tra yếu tố ổn định ở 12GHz trong mô phỏng nó cho thấy 0,931

1) này sẽ gây ra LNA đến thất bại khi nó được kiểm tra sau khi chế tạo?

2) Làm thế nào để tăng chiều i yếu tố ổn định?I Phải tối ưu hóa S11 để ổn định LNA?

i hav attachec các zap tập tin. cho xem.Tôi hy vọng u có thể giúp tôi.
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này

 
để tăng u yếu tố stabilty cần một số loại thông tin phản hồi để thực hiện được ít hơn

nhưng bây giờ với amp ur, các yếu tố K là ít hơn một, nhưng ur S11 và S22 là ít hơn số không, nó sẽ dao động nếu S11 và S22 là lớn hơn không

nhưng u có thể thêm cuộn thoái hóa, hay trance một microstirp để đạt được thứ ít hơn, và vì thế các bóng bán dẫn sẽ ổn định

tôi sẽ kiểm tra các dự án

Khouly

 
1) trance những gì được microstrip và nơi cần được thực hiện?

2) Nếu tôi đã có thể đạt được sự ổn định yếu tố, k = 0,993 trong mô phỏng của LNA (i cant seem to get cao hơn 1 mà không cần phải hy sinh lợi và hiệu suất nf).Nó có thể đủ để đảm bảo nó wont dao động khi được thử nghiệm?

 
thường khi u thực hiện LNA, K đo yếu tố sẽ cao hơn, coz của mất mát trong trances, cũng là hàn, vv

u nhưng cũng cần phải chắc chắn rằng ur LNA sẽ không dao động với nguồn và tải impedances

Khouly

 
Trên thực tế những gì sẽ xảy ra nếu dao động xảy ra trong một LNA?
Pls u có thể giải thích điều gì sẽ xảy ra đối với sản lượng, đạt được, nf và s-thông số?

cảm ơn

 
Nếu mạng LAN của bạn bắt đầu dao động thì không AMPLIFIER một mình, một beahaviour osciallator của nó - mà không phải là desireble trong thiết kế khuếch đại.

 
do thông tin phản hồi và tăng cao của bóng bán dẫn này, đối với một số nguồn tải và chấm dứt có thể dao động, trong tần số dao động của u sẽ tìm thấy những S11 và S22 là lớn hơn 0 dB, do đó, u có thể tăng tần số quét ur, và kiểm tra xem LNA sẽ dao động ở một tần số

Khouly

 
Tôi thực sự đánh giá cao sự trả lời của bạn, cảm ơn.Tôi đã làm như u nói và tăng thêm góc tần số của tôi cho các mô phỏng LNA và thấy rằng lúc 9GHz S11 là 3dB nhưng S22 luôn luôn dưới đây 0dB.

Bạn có nghĩ rằng đây sẽ là một vấn đề?Thiết kế của tôi chỉ liên quan đến băng tần Ku tần số khoảng 10,7-12,2 Ghz với tần số 12GHz đang được thử nghiệm.

 
nó là ok, cũng phải thêm u trong đo ur stabilty mô phỏng, và phân tích mu stabilty này cũng sẽ cho u về sự ổn định

Khouly

 
cảm ơn cho tất cả các thư trả lời ur Mr.khouly.

tôi đã làm được tất cả các mô phỏng và tôi đang nhận kết quả mong muốn.i có thêm một sức đề kháng tại nạp để cải thiện thiết kế stability.My là 12GHz microstrip LNA với 10dB đạt được và nf 0,77 sử dụng ATF36077 phemt.

Vấn đề của tôi bây giờ là bố trí.I hav thực hiện bố trí nhưng tôi cảm thấy cách bố trí của tôi (bóng bán dẫn nguồn pin) không phải là nền tảng thiết thực vì pin nguồn của bóng bán dẫn được chồng chéo các i viagnd được sử dụng trong ADS.

Tôi cố gắng để tăng độ dài của microstrip trước khi nền tảng này, nhưng kết quả là làm suy giảm hiệu suất trong mô phỏng.

Do u nghĩ rằng pin chồng lên nhau trên mặt đất có thể là một vấn đề trong quá trình hàn và thử nghiệm các LNA?

Xin cho biết giải pháp cho vấn đề này như tôi vẫn còn mới để thiết kế và chế tạo hav amplifiers.i đính kèm tập tin zap của tôi (12GHz_FR4_3.dsn) để xem.cảm ơn rất nhiều
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top