Làm thế nào để sim các giai đoạn của VCO với tiếng ồn / 2 mạch?

[gggould]

Hi all,

Tôi thiết kế một 2GHz VCO với / 2 mạch.
Bây giờ tôi có thể sử dụng để mô phỏng spectre tiếng ồn tại các giai đoạn sản xuất 2GHz VCO.
Tuy nhiên, bất kỳ người nào có thể cho tôi biết chính xác những gì được thiết lập để mô phỏng cho giai đoạn tiếng ồn tại / 2 mạch,
trong đó phải được 1GHz?
Làm thế nào nếu tôi về thay thế / 2 mạch với một mạch * 2?

Cảm ơn rất nhiều,

gggould

 

[hanm]

Có bất kỳ khó khăn?

 

[VSWR]

Về lý thuyết các giai đoạn tiếng ồn SSB sẽ cấp của Cơ quan ban hành: 20 * logN thông qua một tần số divider.Trong trường hợp của bạn trong giai đoạn tiếng ồn hiệu suất của 2 GHz VCO sẽ do Cơ quan ban hành: 20 * log2 = 6 dB.Nhưng chỉ cho tới cấp độ tiếng ồn của sàn / 2 điện thoại riêng của mình.Thông thường ở -140 dBc / Hz hay như vậy, sự tư vấn cho các dữ liệu của bạn bảng / 2 divider.

Nếu bạn thay vì đặt một tần số doubler sau khi VCO, các cấp độ tiếng ồn pha SSB sẽ NÂNG của 20 * log2 = 6 dB.

Nó rất quan trọng để hiểu các cơ chế khi đưa nó vào tất cả các máy tính ...