làm thế nào để nhận ra một giao diện SPI với VHDL?

[sabers]

giúp tôi, xin vui lòng

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Buồn khóc" border="0" />

Thêm vào sau khi 4 giờ 3 phút:lý do tại sao tôi phải syncronize đồng hồ SPI với chủ ?????? đồng hồ FPGA
Theo tôi nó có thể làm việc các lái Modul 'chỉ do-Master đồng hồ SPI??

Bất kỳ ý kiến, câu trả lời sẽ được đánh giá cao, nhờ

 

[ep20k]

Có lẽ điều này sẽ giúp bạn
http://www.altera.com/literature/ds/ds_nios_spi.pdf

ep20k

 

[FvM]

Xin chào,

Tôi có thể cung cấp cho bạn một ví dụ SPI nô lệ nguyên tắc.shiftregister là hoạt động từ SPI đồng hồ.Đó không phải là nói chung cần thiết, nhưng đưa ra một phạm vi rộng hơn của đồng hồ tốc độ SPI liên quan đến FPGA đồng hồ CPLD /.Như thế bất lợi, đồng bộ hóa dữ liệu sự kiện có sẵn là cần thiết.

Kính trọng,
Ngay thẳng
Xin lỗi, nhưng bạn cần đăng nhập để xem tập tin đính kèm này