DMOS là Mos phổ biến gấp đôi cho volt cao bằng cách sử dụng
thiết bị là khác nhau CMOS tiêu chuẩn
CMOS thường được sử dụng "ldd" trong cống / nguồn, và nó gây ra rsh (điện trở nguồn cống) quá nhỏ, và một số Hi-V Mos quá trình loại bỏ ldd
để cải thiện sự cố / ESD ..và lớn Ron
nhưng, như tôi biết, DMOS sử dụng năng lượng lái xe lớn
một số fab sẽ nhỏ Ron
Một điều: Khi sử dụng bố trí vòng vo, con đường đám đông hiện tại gần góc.Các kháng hiệu quả chỉ là quá khó khăn để biết.Cũng nên nhớ rằng nhiều sẽ được cùng với bề mặt.Điện dung là một problemo Big!!
Tôi sẽ tái jig mạch này để làm giảm sức đề kháng.
Tôi sẽ cố gắng tránh sử dụng bất kỳ thiết bị hoạt động ...vì nó phụ thuộc vào tần số ..một lần nữa bạn đã làm người mẫu tần số và tất cả các loại thông số khác ... Nó là một số unwiedly.Chỉ có một cách để biết.Fab chip làm một bài kiểm tra.Cũng làm chỉ thẳng dài dòng.Không thể giúp đỡ nó.
Bây giờ, nếu bạn không thực sự có "phù hợp" không gian (không phải là bạn wouldnt có đủ không gian), sau đó phá vỡ trở thành (nói) 20 50kΩ resistors.Sau đó đặt chúng trong "song song" hình thức và sau đó họ tham gia bằng cách sử dụng kim loại.Nhưng Bây giờ bạn đã variabilities hơn ..như liên hệ với kháng chiến, vv.
Cũng lưu ý một điều, nếu bạn sử dụng 1MΩ, thì sự hiện diện của khoảng 10pF có thể thay đổi tần số đặc điểm của bạn, không phải đề cập đến nhiệt trước đây đã nêu-tản.
Kinh nghiệm cá nhân: Tôi làm một chip thử nghiệm với nhiều điện trở và mũ.Tôi đã làm 750kΩ, để 2.5MΩ.Tôi đã nhận số tất cả các xung quanh bản đồ.It works okay nhưng tôi sẽ tránh sử dụng các con số như vậy ..Nón được tốt hơn trong hoạt động của họ ...Một lần nữa tất cả các ý kiến của tôi tùy thuộc vào các fab.Tôi làm việc trên 0.5um.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.