khi một Z để dff đầu vào, đầu ra của dff những gì?

S

stormwolf

Guest
hello, khi tôi làm mô phỏng cửa khẩu, và tôi thấy một câu hỏi.Một đầu vào pin một cao-Z để một dff, và đầu ra của một dff X để các mạch tiếp theo.Nhưng tôi nghĩ rằng mô hình của dff là sai, và tôi nghĩ rằng khi một đầu vào dff cao-Z đầu ra nên được 0.
Bạn nghĩ thế nào?

 
Samsung jakiś czas temu zaprezentował smartfona Galaxy Edge, czyli model z zawiniętym ekranem na prawą krawędż obudowy, co w założeniu ma powiększyć przestrzeń roboczą i poprawić komfort obsługi. Idea ta została przyjęta całkiem ciepło i wygląda na to, że koreański producent zamierza ją w przyszłości rozwijać. Okazuje się, że Samsung doczeka się ko...

Read more...
 
Các đầu ra sẽ được "X".Nó là kết quả đúng.Mô hình dff là OK.

 
u có nghĩa là do X không biết hoặc không quan tâm?

 
Tôi chỉ kiểm tra mô phỏng của tôi, và đầu ra là "X".

 
simly kỳ thi:
cao-Z là giữa '1 "và" 0 ",
cửa chỉ đi "1" hoặc "0" là đầu vào hợp lệ,
do đó, nó không biết phải làm gì, vì thế đầu ra là, "không rõ", x tuyên bố.

 
Trong mạch thực tế, đầu ra có thể là 0 hoặc 1, do đó, mô hình này là hoàn toàn đúng.

thực sự, nếu chúng ta vào một Z để một biến tần, đầu ra cũng nên được X.

lời chúc mừng tốt đẹp nhất

stormwolf đã viết:

hello, khi tôi làm mô phỏng cửa khẩu, và tôi thấy một câu hỏi.
Một đầu vào pin một cao-Z để một dff, và đầu ra của một dff X để các mạch tiếp theo.
Nhưng tôi nghĩ rằng mô hình của dff là sai, và tôi nghĩ rằng khi một đầu vào dff cao-Z đầu ra nên được 0.

Bạn nghĩ thế nào?
 
như vậy có nghĩa là nó không rõ
tôi là một chút nhầm lẫn giữa bây giờ không biết và không quan tâm
Họ là như nhau
hoặc không quan tâm là chỉ cho bản đồ karnough và đại số boolean nói chung
trong khi thấy rõ chỉ trong mô phỏng kết quả

 
Chào,

Xin vui lòng không gửi một "Z" cho một FF khi đồng hồ đang chạy!

Kính trọng,
Eng Han

 
Nếu mô hình FF là chính xác.Tôi nghĩ rằng bạn cần một khởi tạo tốt trong thiết lập mô phỏng của bạn để sau khi POR, tất cả các tín hiệu trong nội bộ được biết tiểu bang.

tnguyens

 
mô hình này là đúng.
khi bạn nhập vào một "z" để dff, nói chung mô hình nên sản lượng "x".
thiết kế của bạn nên tránh trường hợp này, có nghĩa là bạn nên cho tất cả các đầu vào của dffs trong thiết kế của mình một giá trị nhất định.
đặc biệt, chăm sóc về sản lượng bộ nhớ để logic của bạn khi nó đã không giữ xe buýt,

 
Giả lập trông lúc UDP (trong trường hợp của Verilog) hay mô hình quan trọng (trong trường hợp của VHDL) của Flip flops D trong mô hình mô phỏng của thư viện (ví dụ sim tập tin của thư viện nhà viết thư viện)..Nó chỉ cần đi theo mô hình nói gì.Các UDP hoặc các mô hình quan trọng là các thẩm phán cuối cùng.Hy vọng nó xóa những nghi ngờ về Z .. vv

 
Dff là bao gồm các thiết bị phụ như vv nand Biến tần, Nếu đầu vào của thiết bị này là cao-z, đầu ra
sẽ được "x" nhà nước.

 
bạn có thể mở các lib Verilog, có thể nhận được câu trả lời.

 
mô hình là ok, trong mạch thực ra là 0 hay 1, trừ khi metastability

 
Chào,

Mẫu hành vi là chính xác.

Hãy để tôi hiểu được vấn đề.

Khả năng I / P của một Flop được 'z' là nếu nó nổi?
hoặc nó không có bất kỳ trình điều khiển trong chu trình mô phỏng hiện tại hoặc miếng o / p trong 'bang Z'.

vì vậy trong các trường hợp nêu trên logic của bạn sẽ không có hiệu lực dựa trên các flop ra được mô phỏng như là 'x'.Thanks & Regards
yln

 
trong mạch thực tế, không có z, chỉ có 0 và 1, trong công cụ mô phỏng, kết quả có thể dedend trên công cụ!

 
bạn có thể tìm thấy những hành vi mô tả trong nguồn tập tin

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top