Không thể mở tập tin trong chế độ đọc. (Modelsim)

[Dylan01]

Tôi muốn đọc một tệp dữ liệu và mất dữ liệu trong bộ nhớ,
trong khi sử dụng sau đây
$ readmemb ( "data.dat", bộ nhớ); (bộ nhớ là một mảng đăng ký)
modelsim đưa ra lỗi sau
** Cảnh báo: (vsim-7) Không thể mở tập tin readmem "data.dat" trong chế độ đọc.
và nó không phải là đọc dữ liệu chính xác.
Tại sao lỗi này là đến và solution.contents của data.dat là những gì đang có:

@ 000
00010010
00000011
@ 002
11111111 01010101
00000000 10101010

@ 006
1111zzzz 00.001.111

ai đó plz đề xuất giải pháp

 

[echo47]

Không có vấn đề ở đây.Tôi tạo ra data.dat và sau đó chạy này là ModelSim SE 6.1b:
Mã số:

Module kiểm tra;

reg [7:0] bộ nhớ [00:07];

số nguyên n;

ban đầu bắt đầu

$ readmemb ( "data.dat", bộ nhớ);

for (n = 0; n <8; n = n 1)

$ display ( "% b", bộ nhớ [n]);

cuối

endmodule

 

[Dylan01]

này là mã.1 điều đây là mã được làm việc tốt với tôi trước đây nhưng bây giờ không phải của mình làm việc.tôi muốn biết là có một vấn đề trong s / w i shud cài đặt lại nó ..

module readfile;

reg [7:0] bộ nhớ [00:07];
số nguyên i;

ban đầu
bắt đầu
$ readmemb ( "data.dat", bộ nhớ);

for (i = 0; i <8; i = i 1)
$ display ( "Memory [% 0d] =% b", i, bộ nhớ );

cuối

endmodule

 

[echo47]

Đã làm được vấn đề bắt đầu sau khi bạn cập nhật ModelSim của bạn?Dưới đây là ý kiến từ nhiều Release Notes:

Verilog Defects sửa chữa tại 5.8e:
* Một vấn đề liên quan đến $ readmem dẫn đến rò rỉ bộ nhớ và lần tải lớn.

Verilog Defects sửa chữa tại 6.0b:
* Những công việc hệ thống readmemh $ và readmemb $ được sử dụng để báo cáo lỗi khi gọi với một bộ nhớ đã được hoặc là một biến tự động hoặc một tài sản hệ thống cấp Verilog

Tổng Defects sửa chữa tại 6.0e:
* $ Readmem cho mảng năng động không làm việc.

 

[Dylan01]

i chưa nắm được vấn đề đã được những gì nhưng sau khi cài đặt lại nó bắt đầu làm việc tốt đẹp ..
anyway Thnks giúp đỡ ur

 

[ohenri100]

hi every body,
Module kiểm tra;
reg [7:0] bộ nhớ [00:07];
ban đầu bắt đầu
$ readmemb ( "data.dat", bộ nhớ);
cuối
endmodule

nó không hoạt động, ...
hãy giúp đỡ tôi.
tập data.dat:
@ 000
00010010
00000011
@ 002
11111111 01010101
00000000 10101010

@ 006
1111zzzz 00.001.111

Cảnh báo (10036): Verilog HDL hoặc cảnh báo VHDL tại test.v (2): đối tượng "bộ nhớ" được giao một giá trị nhưng không bao giờ đọc
Lỗi (10054): Verilog HDL File I / O lỗi tại test.v (5): không thể mở Verilog Design File "data.hex"
Lỗi: Không thể xây dựng cấp cao nhất người sử dụng hệ thống phân cấp
Lỗi: qu (at) rtus II Phân tích & Tổng hợp đã không thành công.2 lỗi, 1 cảnh báo
Thông báo: Allocated 134 MB bộ nhớ trong quá trình chế biến
Lỗi: Chế biến kết thúc: Wed Apr 16 00:37:46 2008
Lỗi: Thời gian đã qua: 00:00:01
Lỗi: qu (at) rtus II Full Compilation đã không thành công.2 lỗi, 1 cảnh báo