Interpreting I / O thông số

K

KoRGeNeRaL

Guest
Hi all,

Tôi
đang cố gắng sử dụng một 74lvc4245 cấp shifter để thay đổi các cấp điện áp của dòng 8bit dữ liệu giữa một 3.3V FPGA (tối đa ii) và một 5V hình LCD.Tôi đã không thể quyết định giới hạn, nếu hiện tại resistors hay người nào khác là cần thiết trong các kết nối dưới đây:

1 - Kết nối btw.FPGA và các mức độ shifter
2 - Kết nối btw.mức độ và hình LCD shifter

Và sau đây là có liên quan datasheets và số điện thoại của các trang web liên quan specs.

FPGA ở trang 74 .. ..
74lvc4245
Không có bất kỳ thông tin về i / o D ‡ ng hình LCD Datasheet nên
tôi không cho địa chỉ của nó ở đây.

Tôi xin appretiate thực sự nếu có ai đó có thể chỉ cho tôi làm thế nào để các interprete I / O các tham số khi kết nối các I / O pins của các IC
của người lại với nhau.

Regards ...
Last edited của KoRGeNeRaL vào ngày 21 Sep 2008 20:20; edited 3 lần trong tổng số

 
Sản lượng của nó đang thấp như vậy nó là sinking.Nó có thể không được là một logic thấp nếu tải hiện nay là nhiều hơn 4mA.

 
KoRGeNeRaL,
Audioguru là chính xác.IoL là tối đa hiện nay mà điện thoại có thể sink, trong khi vẫn duy trì được một xác định giá trị của Vol.
.
Nếu các thiết bị là sourcing IOL, sau đó là IoL tối đa hiện nay mà điện thoại có thể mã nguồn trong khi vẫn duy trì một Voh.
Kính trọng,
Kral
Kính trọng,
Kral

 
Cảm ơn các bài trả lời.Tôi đọc các câu hỏi của tôi lại và figured i mistyped ra rằng câu hỏi của tôi.

Tôi sẽ hỏi một câu hỏi để hiểu này I / O hiện nay hạn chế tòi một cách rõ ràng hơn bằng cách sử dụng cụ thể ICS.

Xin vui lòng xem xét đầu tiên của tôi để xem lại bài viết mới của tôi câu hỏi.

 
Như tôi đã hiểu được 74LVC4245A bảng dữ liệu, cổng Đáp là 5V Cảng.Kể từ khi hình LCD là một thiết bị 5V nó sẽ được kết nối với cổng A. FPGA sẽ được kết nối với cổng B là 3V cảng.Bạn không cần phải sử dụng hiện thời hạn chế resistors.Cả đầu vào và đầu ra voltages của 4245 sẽ được tương thích với các thiết bị mà họ được kết nối Các FPGA rò rỉ dữ liệu đầu vào hiện nay chỉ là 10uA đó sẽ không được một vấn đề đối với 4245.Tôi giả định rằng các hình LCD điện thoại cũng có thể xử lý 10uA trên sản lượng pins.
Kính trọng,
Kral

 
Cảm ơn bạn đã trả lời.

As far as i hiểu từ của bạn đã đăng bài cuối cùng, trừ khi áp dụng voltages không vượt quá khuyến cáo các giá trị của một đầu vào, hay nói cách khác, các cấp điện áp được compabitle, một giới hạn hiện nay là không cần thiết resistor.Là đúng?Hoặc thats chỉ đúng đối với đầu vào CMOS?

Một điều nữa.Tôi biết rằng CMOS đầu vào sink rất thấp, số lượng hiện tại ổn định ở tiểu bang, nhưng họ cần có một số lượng đáng kể hiện nay bước đầu cho thu phí đầu vào của họ capacitance.Làm thế nào tôi có thể đảm bảo rằng ban đầu hiện nay yêu cầu này không tính phí Capacitor thiệt hại sản phẩm của IC của tôi vượt quá tối đa của nó.sản lượng Đánh giá hiện tại?

 
KoRGeNeRaL,
Bạn là chính xác liên quan đến hiện tại giới hạn resistors.Miễn là các cấp điện áp tương thích được, không có nhu cầu hiện tại giới hạn resistors.Điều này đúng cho dù CMOS được sử dụng hay không.
.
As far as của bạn lo ngại về sản lượng vượt quá khả năng hiện tại của FPGA, có hai mối quan tâm:
1 Hiệu quả của capacitance về việc tăng và giảm thời gian
2 Các tác dụng của capacitance trên điện ăn chơi trong kết xuất drivingt transistors trong FPGA.Điều này có thể được ước tính của phương trình P = C (Vcc) ^ 2 f (cho mỗi đầu ra).Tôi nghi ngờ rằng điều này dissipation sẽ được đóng góp một số tiền đáng kể vào tổng số điện thoại dissipation.Tôi xin làm theo những liên kết từ các bảng dữ liệu để biết thêm thông tin:
.
Sự hiểu biết và đánh giá điện trong MAX II Thiết bị
Phân tích điện PowerPlay
.
Kính trọng,
Kral

 

Welcome to EDABoard.com

Sponsor

Back
Top