HELP!!! Về trở kháng kết hợp của LNA

[jimway]

Tôi đã thiết kế một mạch khuếch đại kết hợp của tiếng ồn thấp mà hoạt động ở 434MHz.
Tôi đã đạt được những S11 và S22 của chip bằng cách đo lường.
Và sau đó tôi được thiết kế phù hợp với mạng thông qua các thông sô S.
Nhưng kết quả cho thấy rằng thiết kế của tôi là khá nghèo.
Các sọc mà ZC là khoảng 70 ohm và chiều dài là 6 độ đã Benn dưới xem xét.
Chip này được thiết kế bởi bản thân mình như vậy mà tôi không có bất cứ thông số kỹ thuật.
The PCB theo thử nghiệm có và không có kết hợp cùng mạch là một.
Nhưng tôi đã sử dụng những thành phần không được xác minh để làm việc theo nhóm này.
Bất cứ ai có thể giúp tôi hoặc bất kỳ lời đề nghị?

 

[VSWR]

Nó không phải dễ dàng để giúp đỡ bằng cách sử dụng những thông tin bạn cung cấp.Một sơ đồ schematic và lô S11 và S22 của chip của bạn sẽ là hữu ích.Và một hình ảnh của bố trí là tốt.

Các nguồn thất bại có thể được một vài: S11/S12/S21/S22 chip lỗi đo lường (lỗi hiệu chuẩn), dimensioning lỗi của mạng kết hợp (như thế nào là phù hợp 'sọc' của trở kháng 70 ohm lúc 6 chiều dài deg xác định),? Vv