C
cherjier
Guest
Chào,
là khó khăn khi thực hiện các hoạt động FPGA tại 200Mhz?i có những khó khăn có được FPGA để tăng tốc độ.
dưới đây là báo cáo:
Slack:-7.451ns (yêu cầu - (dữ liệu đường - đồng hồ đường dẫn skew không chắc chắn))
Nguồn: Điểm / LCD / lcd_read / datcnt [2] (FF)
Điểm đến: core/lcd/lcd_fifo/shft_buff2 [623] (FF)
Yêu cầu: 3.906ns
Dữ liệu Path Delay: 11.240ns (Mức Logic = 4)
Đồng hồ Path skew: 0.000ns
Nguồn Clock: lclk tăng tại 0.000ns
Điểm đến Clock: lclk tăng tại 3.906ns
Đồng hồ không chắc chắn: 0.117ns
Data Path: Điểm / LCD / lcd_read / datcnt [2] để core/lcd/lcd_fifo/shft_buff2 [623]
Vị trí | Delay loại | Delay (ns) vật lý Tài nguyên | Hợp Lý Tài Nguyên (s) |
------------------------------------------------- -- ------------------
SLICE_X104Y283.YQ | Tcko | 0,360 | Điểm / LCD / lcd_read / datcnt [5]
Điểm / LCD / lcd_read / datcnt [2] |
SLICE_X104Y282.G1 | net (fanout = 4) | 0,573 | Điểm / LCD / lcd_read / datcnt [2] |
SLICE_X104Y282.Y | Tilo | 0,195 | TP40_c
core/lcd/lcd_read/un7_enab_shft_bufflto3
SLICE_X104Y282.F4 | net (fanout = 3) | 0,164 | core/lcd/N_341
SLICE_X104Y282.X | Tilo | 0,195 | TP40_c
Điểm / LCD / lcd_read / enab_shft_buff
SLICE_X101Y183.G4 | net (fanout = 1025) | 3,489 | Điểm / LCD / enab_shft_buff
SLICE_X101Y183.Y | Tilo | 0,194 | core/lcd/lcd_fifo/shft_buff2 [1081]
core/lcd/lcd_fifo/svbl_244.shft_buff2_5_sn_m1
SLICE_X123Y259.F1 | net (fanout = 1088) | 5,835 | core/lcd/lcd_fifo/shft_buff2_5_sn_N_2
SLICE_X123Y259.CLK | Tfck | 0,235 | core/lcd/lcd_fifo/shft_buff2 [623]
core/lcd/lcd_fifo/svbl_244.shft_buff2_5_0_1 [623]
core/lcd/lcd_fifo/shft_buff2 [623]
------------------------------------------------- -- --------------------------
Tổng số 11.240ns (1.179ns logic, 10.061ns tuyến đường)
(10,5% logic, 89,5% tuyến đường)
các báo cáo của tôi có thể thấy rằng sự chậm trễ chính là từ các nguồn tài nguyên định tuyến.bất cứ ai có thể khuyên tôi một cách thức làm thế nào để cải thiện thời gian?làm tôi phải làm điều đó bằng cách sử dụng trình soạn thảo FPGA?
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />
là khó khăn khi thực hiện các hoạt động FPGA tại 200Mhz?i có những khó khăn có được FPGA để tăng tốc độ.
dưới đây là báo cáo:
Slack:-7.451ns (yêu cầu - (dữ liệu đường - đồng hồ đường dẫn skew không chắc chắn))
Nguồn: Điểm / LCD / lcd_read / datcnt [2] (FF)
Điểm đến: core/lcd/lcd_fifo/shft_buff2 [623] (FF)
Yêu cầu: 3.906ns
Dữ liệu Path Delay: 11.240ns (Mức Logic = 4)
Đồng hồ Path skew: 0.000ns
Nguồn Clock: lclk tăng tại 0.000ns
Điểm đến Clock: lclk tăng tại 3.906ns
Đồng hồ không chắc chắn: 0.117ns
Data Path: Điểm / LCD / lcd_read / datcnt [2] để core/lcd/lcd_fifo/shft_buff2 [623]
Vị trí | Delay loại | Delay (ns) vật lý Tài nguyên | Hợp Lý Tài Nguyên (s) |
------------------------------------------------- -- ------------------
SLICE_X104Y283.YQ | Tcko | 0,360 | Điểm / LCD / lcd_read / datcnt [5]
Điểm / LCD / lcd_read / datcnt [2] |
SLICE_X104Y282.G1 | net (fanout = 4) | 0,573 | Điểm / LCD / lcd_read / datcnt [2] |
SLICE_X104Y282.Y | Tilo | 0,195 | TP40_c
core/lcd/lcd_read/un7_enab_shft_bufflto3
SLICE_X104Y282.F4 | net (fanout = 3) | 0,164 | core/lcd/N_341
SLICE_X104Y282.X | Tilo | 0,195 | TP40_c
Điểm / LCD / lcd_read / enab_shft_buff
SLICE_X101Y183.G4 | net (fanout = 1025) | 3,489 | Điểm / LCD / enab_shft_buff
SLICE_X101Y183.Y | Tilo | 0,194 | core/lcd/lcd_fifo/shft_buff2 [1081]
core/lcd/lcd_fifo/svbl_244.shft_buff2_5_sn_m1
SLICE_X123Y259.F1 | net (fanout = 1088) | 5,835 | core/lcd/lcd_fifo/shft_buff2_5_sn_N_2
SLICE_X123Y259.CLK | Tfck | 0,235 | core/lcd/lcd_fifo/shft_buff2 [623]
core/lcd/lcd_fifo/svbl_244.shft_buff2_5_0_1 [623]
core/lcd/lcd_fifo/shft_buff2 [623]
------------------------------------------------- -- --------------------------
Tổng số 11.240ns (1.179ns logic, 10.061ns tuyến đường)
(10,5% logic, 89,5% tuyến đường)
các báo cáo của tôi có thể thấy rằng sự chậm trễ chính là từ các nguồn tài nguyên định tuyến.bất cứ ai có thể khuyên tôi một cách thức làm thế nào để cải thiện thời gian?làm tôi phải làm điều đó bằng cách sử dụng trình soạn thảo FPGA?
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Crying or Very sad" border="0" />