A
ankit12345
Guest
Im sử dụng VCS_mx 7.1.2
cần phải xác minh được xây dựng môi systemverilog.
Tôi nghĩ rằng ....... VCS là không hỗ trợ tất cả các SV xây dựng .........
Làm thế nào để bắt đầu ... làm thế nào để tiến hành ........
Có ví dụ với ..... env đầy đủ như FIFO ..... để tham khảo ................
Nếu vậy, ở đâu tôi có thể nhận được điều đó???
Hãy cho tôi một số ý tưởng .......
Tôi có kinh nghiệm trong việc xác minh bằng cách sử dụng Verilog .......
Nhưng SV xác minh incudes nhiều khái niệm verilfication cao cấp ......
.... vui vẻ như bao phủ .... khẳng định .... khăn ....
Tôi nghĩ rằng tôi có thể bắt đầu FIFO SV env sử dụng ví dụ thế giới ASIC-........
được xây dựng trong e (SPECMAN)
http://www.asic-world.com/examples/specman/fifo.html
Coz ..... hầu hết các SV và e cấu trúc tương tự .......... cho FIFO (phân hệ của tôi là simillar để FIFO, do đó, tôi wannna cho một thử trên FIFO)
http://www.asic-world.com/examples/systemverilog/memory.html
Xin đi qua ....... liên kết ở trên và cho tôi biết đó là trường hợp kiểm tra trong ví dụ mà .....
Fallowing sách ......
SV để xác minh --- chris spear
Nghệ thuật của xác minh bằng cách sử dụng SVA ---- Faisal Haque
SV lrmThêm vào sau khi 14 phút:Trong h ** p: / / www.asic-world.com/examples/specman/fifo.html
Ví dụ ...........
cho tôi làm thế nào để viết một trường hợp thử nghiệm đơn giản ....
Tôi đã nhận một số ý tưởng ... vẫn còn một số rắc rối .........
Last edited by ankit12345 ngày 05 tháng 3 năm 2007 12:43; edited 1 thời gian trong tổng số
cần phải xác minh được xây dựng môi systemverilog.
Tôi nghĩ rằng ....... VCS là không hỗ trợ tất cả các SV xây dựng .........
Làm thế nào để bắt đầu ... làm thế nào để tiến hành ........
Có ví dụ với ..... env đầy đủ như FIFO ..... để tham khảo ................
Nếu vậy, ở đâu tôi có thể nhận được điều đó???
Hãy cho tôi một số ý tưởng .......
Tôi có kinh nghiệm trong việc xác minh bằng cách sử dụng Verilog .......
Nhưng SV xác minh incudes nhiều khái niệm verilfication cao cấp ......
.... vui vẻ như bao phủ .... khẳng định .... khăn ....
Tôi nghĩ rằng tôi có thể bắt đầu FIFO SV env sử dụng ví dụ thế giới ASIC-........
được xây dựng trong e (SPECMAN)
http://www.asic-world.com/examples/specman/fifo.html
Coz ..... hầu hết các SV và e cấu trúc tương tự .......... cho FIFO (phân hệ của tôi là simillar để FIFO, do đó, tôi wannna cho một thử trên FIFO)
http://www.asic-world.com/examples/systemverilog/memory.html
Xin đi qua ....... liên kết ở trên và cho tôi biết đó là trường hợp kiểm tra trong ví dụ mà .....
Fallowing sách ......
SV để xác minh --- chris spear
Nghệ thuật của xác minh bằng cách sử dụng SVA ---- Faisal Haque
SV lrmThêm vào sau khi 14 phút:Trong h ** p: / / www.asic-world.com/examples/specman/fifo.html
Ví dụ ...........
cho tôi làm thế nào để viết một trường hợp thử nghiệm đơn giản ....
Tôi đã nhận một số ý tưởng ... vẫn còn một số rắc rối .........
Last edited by ankit12345 ngày 05 tháng 3 năm 2007 12:43; edited 1 thời gian trong tổng số
o i cần phải làm như vậy khi chúng tôi là xây dựng môi trong SV??