frecuency ổn định trong PLL

[davicente]

Xin chào, tên tôi là David.I `d muốn biết nếu frecuency sự ổn định của tín hiệu đầu ra trong một PLL là giống như trong các tài liệu tham khảo đồng hồ được sử dụng trong loop.I có nghĩa là, nếu đồng hồ tham chiếu là 4 PPM, và PLL có một yếu tố nhân x15 để có được một tín hiệu đầu ra 300 MHZ, tín hiệu này có sản lượng cũng là một stablity frecuency của 4ppm? không chỉ làm cho tiếng ồn PLL giai đoạn của tín hiệu đầu ra sẽ xấu đi?
I `ll được deligthed biết bất kỳ liên kết để ghi chú ứng dụng hoặc bài viết liên quan với toipic này.
Thanks in advance

 

[tlp71@hotmail.com]

nói chung là các lỗi trong ppm tại đầu ra là trong cùng một tín hiệu đầu vào.
Bạn mast để chăm sóc để thiết kế các mạch PLL.

 

[smanish]

kể từ PLL là vụ phải khóa với đồng hồ tham khảo.Đầu ra của đồng hồ ổn định sẽ được "ALMOST" tương tự.

i có thể tải lên một ref vào PLL.

ms

 

[Pim]

Đo trong một khoảng thời gian lâu hơn, sự ổn định tần số đầu ra của PLL là giống như của tín hiệu tham khảo.

Nếu sử dụng một PLL bạn cũng sẽ phải sử dụng một bộ lọc thấp qua.Making the cut-off tần số cao hơn sẽ lọc các kết quả trong giai đoạn ít tiếng ồn, nhưng nó cũng sẽ dẫn đến một số tiền lớn của spurs từ tần số tham chiếu trong các tín hiệu đầu ra của PLL.Hạ cắt của bộ lọc-off tần số sẽ làm cho PLL được chậm hơn trong thích ứng với những thay đổi của các tần số tham chiếu hoặc chia tỷ lệ (ví dụ, nếu bạn muốn có một PLL có thể thay đổi tần số đầu ra nó để bội khác nhau của các tài liệu tham khảo tần số, sau đó khi thay đổi mà nhiều tần số đầu ra sẽ mất nhiều thời gian để ổn định).

Để thiết kế một PLL là như vậy, một câu hỏi về ảnh hưởng.Bạn không thể có một PLL đó là tuyệt vời ở mọi khía cạnh, do đó bạn sẽ phải hy sinh hiệu suất trong một khu vực để đạt được hiệu suất trong một số khu vực khác.

Motorola một khi đã thực hiện một chip MC4044 đặt tên.Đó là một PLL-chip và các dữ liệu liên kết-tờ đã tổ chức rất nhiều thông tin hữu ích về thiết kế của một PLL về nguyên tắc, bao gồm cả thấp vượt qua bộ lọc.

/ Pim

 

[smanish]

Dưới đây là ..đây là từ NSC ...

ms

 

[g579]

Nếu sinthesyzer PLL là loại vòng lặp đơn sau đó là sự ổn định PPM sẽ không thay đổi.Nếu nó bao gồm nhiều vòng, sau đó bạn phải tính toán bằng toán học đơn giản.

 

[sugm]

cho PLL, sự ổn định tần số là tín hiệu tương tự như tài liệu tham khảo cho tất cả các tín hiệu trong PLL

 

[davicente]

cảm ơn đến tất cả, tôi sẽ có một cái nhìn để ref các smanish tải lên.
Bây giờ, tôi có m khác 'problem.I cũng làm việc với DDS và tôi có tính ổn định frecuency của tín hiệu đầu ra được tạo ra trong mối tương quan với sự ổn định frecuency của reference.I đồng hồ' m bằng cách sử dụng một tham chiếu đồng hồ 2,5 PPM mà trở thành một 300 MHz đồng hồ bên trong DDS thông qua PLL nội bộ của nó với một yếu tố nhân x15, sau đó DDS tạo ra một tín hiệu đầu ra 120 MHz:
là sự ổn định frecuency này 120 MHz đầu ra tín hiệu tương tự như sự ổn định của frecuency tham chiếu đồng hồ 20 MHz?
Bạn có biết bất kỳ liên kết cụ thể hoặc ứng dụng lưu ý liên quan với chủ đề này?
Thanks trước một lần nữa.

 

[MonkeyBusiness]

Các tài liệu tham khảo chính xác sẽ được giữ lại ngay cả sau khi một mạch DDS.
Hiệu quả của một DDS trên tiếng ồn giai đoạn phụ thuộc vào DDS cụ thể, và bạn có thể cần thời gian lâu hơn meausrement để đo độ chính xác ban đầu.