K
kostbill
Guest
Xin chào, tôi mới ở đây.
Tôi chưa bao giờ được lập trình trước khi một / CPLD FPGA, chỉ có vi điều khiển.
Tôi mua cuốn sách đó, "Nâng cao kỹ thuật số Thiết kế với HDL Verilog" của
Michael D. Ciletti nhưng bây giờ tôi nghĩ rằng đó là chỉ cho người dùng cấp cao, tôi nghĩ
Tôi sẽ bắt đầu lại với một số hướng dẫn internet và sau đó thử đọc nó.
Hầu hết tất cả Tôi nghĩ rằng các vấn đề thời gian là những khó khăn nhất, nhưng tôi sẽ
thấy rằng vấn đề sau.
Vấn đề của tôi, hiện nay, là trong một dự án tôi phải có một bộ nhớ RAM và nhỏ
giao diện nó với một số logic, CPLD Tôi nghĩ rằng, vì vậy, đây là câu hỏi của tôi, có thể
Tôi có một FPGA chia thành hai phần?Việc đầu tiên sẽ được logic yêu cầu
và lần thứ hai sẽ là RAM?Tôi không có nghĩa là để tạo ra một bộ nhớ RAM từ
schematic, câu hỏi của tôi là nếu FPGA có thể được cấu hình để có một bộ nhớ RAM.
Tôi hy vọng tôi làm câu hỏi này rõ ràng, khác, tha thứ cho tôi cho tiếng anh của tôi.
Cảm ơn rất nhiều.
Tôi chưa bao giờ được lập trình trước khi một / CPLD FPGA, chỉ có vi điều khiển.
Tôi mua cuốn sách đó, "Nâng cao kỹ thuật số Thiết kế với HDL Verilog" của
Michael D. Ciletti nhưng bây giờ tôi nghĩ rằng đó là chỉ cho người dùng cấp cao, tôi nghĩ
Tôi sẽ bắt đầu lại với một số hướng dẫn internet và sau đó thử đọc nó.
Hầu hết tất cả Tôi nghĩ rằng các vấn đề thời gian là những khó khăn nhất, nhưng tôi sẽ
thấy rằng vấn đề sau.
Vấn đề của tôi, hiện nay, là trong một dự án tôi phải có một bộ nhớ RAM và nhỏ
giao diện nó với một số logic, CPLD Tôi nghĩ rằng, vì vậy, đây là câu hỏi của tôi, có thể
Tôi có một FPGA chia thành hai phần?Việc đầu tiên sẽ được logic yêu cầu
và lần thứ hai sẽ là RAM?Tôi không có nghĩa là để tạo ra một bộ nhớ RAM từ
schematic, câu hỏi của tôi là nếu FPGA có thể được cấu hình để có một bộ nhớ RAM.
Tôi hy vọng tôi làm câu hỏi này rõ ràng, khác, tha thứ cho tôi cho tiếng anh của tôi.
Cảm ơn rất nhiều.