B
bjaminn
Guest
Tôi hơi mới để VHDL và PLDs.Gần đây tôi đã viết một số mã hai chiều bằng cách sử dụng InOut.Khi tôi tổng hợp trong lưới ispLEVER tôi nhận được một cảnh báo nói rằng <signal name>. BLIF không fanout.Fanout là gì và những gì hiện lỗi này nghĩa là gì?