A
akrlot
Guest
chào,
bạn có thể giải thích mô phỏng lỗi?
thx
bạn có thể giải thích mô phỏng lỗi?
thx
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
U
ue
Guest
thiết kế cho testability = DfL.
và lỗi mô phỏng = FS.
regardign FS: đó là mô phỏng các mạch với tiêm lỗi bên trong nó.vì thế bạn cần ba thành phần
1.mạch defination / mô hình / HDL / cấu hình (dự định mạch, lỗi Việt)
2.lỗi mô hình:: = đó giới thiệu các lỗi trong mạch trong khi mô phỏng là chạy
3.sản lượng vàng:: = mong muốn đầu ra của các mạch cho kết hợp đầu vào cho
ví dụ.mất một biến tần của CMOS với p và n transister
với một đầu vào một đầu ra
1.do đó mạch netlist là defination của bạn mạch
2.xem xét stuck-at-1 hay bị mắc kẹt tại 0 lỗi cho từng đầu vào và đầu ra của transister
3.cho kết hợp được các đầu vào (ở đây chỉ có một chút là đầu vào như vậy
input = 0 vàng đầu ra = 1.
input = 1 vàng đầu ra = 0.
và sau đó mô phỏng mạch 1 với 2 mô hình lỗi (thay vì mô hình transister bình thường) và so sánh sản lượng của mạch với dự kiến sản lượng vàng 3.
nếu thực tế sản lượng vàng deviates từ đó có nghĩa là lỗi có thể được phát hiện với sự kết hợp đầu vào cho trước.
nếu không phải là lỗi được phát hiện với bất kỳ sự kết hợp đầu vào thì bạn cần phải sửa đổi mà bạn thiết kế sao cho: mong muốn thay đổi chức năng của doesnot mạch nhưng do lỗi dự định có thể được xác định.kỹ thuật như vậy ăn được gọi là "Thiết kế cho Testability" DfL.
Đọc thêm:
\ 1 \ Fault mô phỏng để tìm vector thử nghiệm tối thiểu.
\ 2 \ DfL kỹ thuật để trợ giúp * thử nghiệm * thiết kế trong giai đoạn sau.
regards ... ue
và lỗi mô phỏng = FS.
regardign FS: đó là mô phỏng các mạch với tiêm lỗi bên trong nó.vì thế bạn cần ba thành phần
1.mạch defination / mô hình / HDL / cấu hình (dự định mạch, lỗi Việt)
2.lỗi mô hình:: = đó giới thiệu các lỗi trong mạch trong khi mô phỏng là chạy
3.sản lượng vàng:: = mong muốn đầu ra của các mạch cho kết hợp đầu vào cho
ví dụ.mất một biến tần của CMOS với p và n transister
với một đầu vào một đầu ra
1.do đó mạch netlist là defination của bạn mạch
2.xem xét stuck-at-1 hay bị mắc kẹt tại 0 lỗi cho từng đầu vào và đầu ra của transister
3.cho kết hợp được các đầu vào (ở đây chỉ có một chút là đầu vào như vậy
input = 0 vàng đầu ra = 1.
input = 1 vàng đầu ra = 0.
và sau đó mô phỏng mạch 1 với 2 mô hình lỗi (thay vì mô hình transister bình thường) và so sánh sản lượng của mạch với dự kiến sản lượng vàng 3.
nếu thực tế sản lượng vàng deviates từ đó có nghĩa là lỗi có thể được phát hiện với sự kết hợp đầu vào cho trước.
nếu không phải là lỗi được phát hiện với bất kỳ sự kết hợp đầu vào thì bạn cần phải sửa đổi mà bạn thiết kế sao cho: mong muốn thay đổi chức năng của doesnot mạch nhưng do lỗi dự định có thể được xác định.kỹ thuật như vậy ăn được gọi là "Thiết kế cho Testability" DfL.
Đọc thêm:
\ 1 \ Fault mô phỏng để tìm vector thử nghiệm tối thiểu.
\ 2 \ DfL kỹ thuật để trợ giúp * thử nghiệm * thiết kế trong giai đoạn sau.
regards ... ue
A
akrlot
Guest
thx để trả lời.là nó được thực hiện trước hoặc sau khi ATPG?
T
tutx
Guest
Lỗi mô phỏng là một quá trình giúp chúng tôi để tìm vector thử nghiệm tốt nhất thiết lập.
Bạn nên thực hiện quá trình này song song với ATPG.Nó có nghĩa là:
Việc đầu tiên bạn nên tạo một vector kiểm tra thiết lập.Và sau đó, bạn thực hiện mô phỏng lỗi để tối ưu hóa này vector thiết lập để giảm bớt thời gian thử nghiệm, kiểm tra chi phí, ...
Hy vọng rằng sẽ giúp bạn!Nếu nó giúp bạn, xin đừng quên cho tôi một Giúp đỡ để có được một số điểm.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />
Bạn nên thực hiện quá trình này song song với ATPG.Nó có nghĩa là:
Việc đầu tiên bạn nên tạo một vector kiểm tra thiết lập.Và sau đó, bạn thực hiện mô phỏng lỗi để tối ưu hóa này vector thiết lập để giảm bớt thời gian thử nghiệm, kiểm tra chi phí, ...
Hy vọng rằng sẽ giúp bạn!Nếu nó giúp bạn, xin đừng quên cho tôi một Giúp đỡ để có được một số điểm.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />
M
manu_leo
Guest
Chào
Lỗi mô phỏng thực sự bắt chước thử nghiệm sản xuất.Giả lập do lỗi cố ý injects lỗi thành mạch và sau đó chạy chương trình thử nghiệm và so sánh với sản lượng vàng nhất và nếu có sai thì nó quyết định rằng lỗi dự định được phát hiện.Sau đó sử dụng thông tin này để tìm lỗi bảo hiểm.
Lỗi mô phỏng thực sự bắt chước thử nghiệm sản xuất.Giả lập do lỗi cố ý injects lỗi thành mạch và sau đó chạy chương trình thử nghiệm và so sánh với sản lượng vàng nhất và nếu có sai thì nó quyết định rằng lỗi dự định được phát hiện.Sau đó sử dụng thông tin này để tìm lỗi bảo hiểm.