Bỏ học thấp (LDO) điều chỉnh thiết kế

[mtechvlsi]

Đây là mạch điều chỉnh LDO. Vui lòng xác minh điều này và cung cấp cho tôi một ý tưởng để thực hiện.

 

[mtechvlsi]

plz cung cấp cho các vi mạch LDO.

 

[dick_freebird]

-35dB @ 10GHz có vết nứt tôi. Bạn không thể có được thiết bị chuyển mạch RF để làm điều đó trong CMOS, khó khăn ngay cả trong một công nghệ kỳ lạ. Và đó là với một tải trọng 50 ohm. Tải trở kháng cao trên đầu ra LDO? Kệ nó. Trừ khi bạn muốn đặt một nút cổ chai / cap hạ lưu bộ lọc.

 

[ram_kumar_abc]

luôn luôn có một sự cân bằng giữa PSRR và băng thông. vì vậy tôi nghĩ rằng nó sẽ rất khó khăn để đạt được các thông số kỹ thuật nhất định.

 

[jt_rf]

tôi nghĩ rằng vấn đề cần phải được xử lý ở cấp độ hệ thống. đặc biệt là nếu ur mong đợi-40dB PSRR @ 10G.

 

[nerdinsidestud]

xin chào frns ... im cũng bị nhốt cùng với các thiết kế của LDO ... i wud b hapy nếu bất cứ ai cung cấp cho tôi một thiết kế n bố trí của LDO ...

 

[mtechvlsi]

Thiết kế và thực hiện các tải trọng khác nhau để điều chỉnh điện áp chip và phân tích sự ổn định, cung cấp cho tôi một sơ đồ schmatics.

 

[mtechvlsi]

plz cho tôi giá trị điện trở của W / L, mũ,.

 

[mtechvlsi]

plz cho những gì thay đổi được thực hiện theo vả và kết quả này.