Bỏ học thấp (LDO) điều chỉnh thiết kế

M

moisiad

Guest
Tôi muốn thiết kế một LDO với các đặc điểm sau đây (với một trong hai MOS hoặc lưỡng cực): Vdd = điện áp 3V bỏ học = 70mV ra hiện tại = 40uA PSRR =-80dB @ 10MHz,-35dB @ 10GHz Bạn có nghĩ rằng đó là khó khăn để đáp ứng các trên thông số kỹ thuật đề cập đến? Bạn có đề xuất bất kỳ tài liệu liên quan. Cảm ơn
 
tôi không biết nhưng u chắc chắn về -80 - 10 MHz có vẻ như quá nhiều
 
Có, unfortunatelly các thông số kỹ thuật đề cập ở trên!
 
Sản lượng hiện tại = 40uA? PSRR =-80dB (at) 10MHz là rất khó khăn để thiết kế. Tôi nghĩ bạn nên kiểm tra xem có sản phẩm tương tự trên thế giới. có thể bạn xây dựng nó với sản phẩm đó.
 
Hi renwl. Có một sai lầm trong giá trị đầu ra hiện tại là 40mA (không phải 40uA). Cảm ơn
 
PSRR là quá cao đối với sự hiểu biết bình thường. Chỉ cần nghĩ về nó: 0dB băng thông đạt được của bạn sẽ là vô cùng lớn và có vẻ như không có con người có thể làm điều đó. Bạn có chắc chắn về spec? Tôi đã rất nhiều các dự án về LDO, spec của bạn quá ....
 
-80dB tại 10MHz là loại cao. trừ khi, a) tăng băng thông bộ khuếch đại rất cao b) impendance đầu ra rất lớn
 
Bạn có thể xin vui lòng thông báo cho tôi làm thế nào băng thông đạt được 0dB là liên quan với các thông số kỹ thuật PSRR mà tôi có. Cảm ơn
 
băng thông cao hơn, tiếng ồn tần số cao hơn (tức là, cung cấp tiếng ồn) các bộ khuếch đại có thể từ chối.
 
[B = szekit] băng thông cao hơn, tiếng ồn tần số cao hơn (tức là, cung cấp tiếng ồn) các bộ khuếch đại có thể từ chối. [/B] bạn có thể giải thích nó cho tôi? Cảm ơn.
 
vòng lặp dừng lại làm việc sau khi được BW, do đó, u chỉ từ chối cung cấp tại khu vực này từ chối ở trên mà u khu vực chủ yếu phụ thuộc vào nắp tách tại các nút đầu ra để cuộn-off
 
Vì vậy, điều đó có nghĩa là tôi cần một bộ khuếch đại với một băng thông lên đến 10MHz. Liệu tôi có đúng không?
 
không, u cần một BW rất lớn, tại thời điểm thống nhất đạt được PSR sẽ là 0, do đó, để Get-80dB u cần một GBW rất lớn, hoặc u cần một chiếc mũ rất lớn. để làm cho cực roll-off rất nhanh chóng để có được 80dB ở 10MHz
 
trừ khi một chiếc mũ rất lớn kết nối với đầu ra, khi các res tải là rất lớn ..........
 
Tôi đã tạo ra một đơn giản LDO (cấu trúc liên kết classicall với một PMOS như là các thiết bị vượt qua), bằng cách sử dụng một mô hình hành vi của OPAMP. Trong bất kỳ trường hợp nào có vẻ như AC và phản ứng PSRR không bị ảnh hưởng đáng kể bởi băng thông của OPAMP. Đây là kích thước của thiết bị vượt qua và tụ điện đầu ra mà xác định AC và hình dạng PSRR, kể từ khi họ đặt hai cực chính của hệ thống. Từ mô phỏng có vẻ như đó là rất khó để tránh sự suy thoái PSRR trong dải tần số giữa (1-10MHz), hoặc thậm chí di chuyển mà suy giảm tần số cao hơn. Xin vui lòng sửa tôi nếu tôi đang làm cho bất kỳ sai lầm. Nếu tôi đúng, thì hiệu quả của bandwidht OPAMP trong việc thực hiện LDO tổng thể là những gì, + Nhà tôi thấy không tác động đáng kể. Cảm ơn
 
Op-Amp chỉnh việc giải quyết của LDO, và phản ứng thoáng qua trong thời gian tải được thay đổi trong cuộc sống thực. tôi đồng ý nắp đầu ra (ESR) và PMOS chủ yếu là kiểm soát phản ứng AC và PSRR.
 
moisiad, bạn nắm bắt những điểm đúng! PSRR tần số cao là CGD tỷ lệ vốn (PMOS) / không có gì cout khác băng thông và đạt được các DC điều chỉnh xác định cách khu vực chuyển tiếp đang tìm kiếm. Điển hình bạn cố gắng làm cho Q thấp để đạt đỉnh điểm trong khu vực chuyển đổi tần số có dB thấp. Từ dimensioning CGD trực tiếp phụ thuộc vào Imax và Vdsat của PMOS
 
PSRR-80dB @ 10MHz? Chúc may mắn. Nhà nước của nghệ thuật công nghệ, 40dB @ 1MHz là rất hợp lý 1.
 
Không có tài liệu tham khảo bibiographic về chủ đề này? Tôi nghĩ rằng có, vì vậy tôi không biết tại sao bạn discusing về nếu nó là quá nhiều để đạt được hoặc bất cứ điều gì, chỉ cần nhìn vào các tài liệu tham khảo, mô phỏng và sau đó, kết luận.
 
Tôi nhận ra-80dB @ 10MHz sẽ là khó khăn để có được nhưng ... những gì về ý tưởng ngu ngốc này. Thực hiện điều chỉnh tiền với một OpAmp bù đắp ultr-thấp, có GBW phải được tối đa. Sử dụng tụ điện lớn trên các điện áp tham chiếu teminal như wel như trên đầu ra trước reg. Kết nối một bộ lọc thụ động 2 cực từ đầu ra trước reg Vin của điều tiết chính. Thiết lập các cực để có được ít nhất là -40 đến -60 DBS từ chối @ 10MHz. Bạn phải sử dụng tụ điện ESR rất thấp và / hoặc cuộn cảm. Sau đó, bạn vòng lặp khuếch đại cần phải có một GBW của ít nhất 1GHz, do đó, để có một đạt được của 40dB còn lại ở 10MHz. trong bất kỳ trường hợp nào, tôi nghĩ rằng một giải pháp tích hợp đầy đủ là không thể. Tôi nghĩ rằng thả ra yêu cầu là không tương thích với các spec PSRR. Các lực lượng có thể được với bạn ;-)
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top