Ai sẽ làm ATPG trong đội ngũ thiết kế Asic?

[floatgrass]

tại, vật lý tổng hợp thiết kế làm DfL của công ty rất nhiều.

 

[maxsnail]

ATPG doest chăm sóc thời gian, vì vậy nó có thể bắt đầu làm việc khi chuỗi quét là stiched. giờ cao điểm và mô phỏng năng động để kiểm tra thời gian

 

[kctang]

Ý kiến của tôi là FE thiết kế nên trần DFT trong tâm trí của họ trong quá trình thiết kế. Đó là bởi vì một thiết kế với hành vi vi phạm DFT cần nỗ lực rất lớn để sửa chữa nó cho ATPG đặc biệt là các nhà thiết kế FE không muốn thay đổi thiết kế đóng băng của mình (tôi là một nhà thiết kế FE nhưng nhìn thấy rất nhiều đồng nghiệp có hành vi vô minh DFT).

 

[sarath51]

Cadense Kiểm tra Enconuter cũng đưa ra một cách hiệu quả cho DFT và ATPG

 

[fengjin]

theo ý kiến của tôi, FE chịu trách nhiệm về ATPG, chỉ vì KHÔNG là không quen thuộc với hệ thống thiết kế

 

[tybhsl]

hi những gì ATPG? Thanks.

 

[joe2moon]

ATPG là viết tắt của "thế hệ mẫu thử nghiệm tự động". -------------------------------------------------- ----------------------------------- miễn là mạch quét (s) đã được đưa vào thiết kế và chế độ quét thời gian đáp ứng, sau đó trong ý kiến của tôi khiêm tốn, bất kỳ một trong những người biết sử dụng các công cụ ATPG (s), TetraMax như vậy, FastScan, hoặc kiểm tra gặp, có thể làm công việc này.

 

[wkong_zhu]

ATPG không phải là dễ dàng như vậy, tôi nghĩ. Bởi vì tôi làm việc đó ngay bây giờ. Tôi chia sẻ TEST_EN TEST_CLK TEST_MODE với chức năng các chân IO.

 

[zzy_zy]

ATPG một công việc quan trọng trong thiết kế ASIC?

 

[kctang]

Để wkong_zhu: Bạn thật may mắn rằng chế độ kiểm tra chân của bạn được chia sẻ với bình thường I / O. Tôi biết cơn đau theo định init. giao thức thử nghiệm trong tình huống này ... Đề nghị của tôi là sử dụng chuyên dụng I / O cho các chân thử nghiệm ... Zzy_zy: ATPG là rất quan trọng. Bạn có thể nghĩ về một bộ cộng 16 bit như là một ví dụ. Nếu bạn muốn làm kiểm tra exhausive bộ cộng này, bạn sẽ cần 2 ^ (32) mẫu để kiểm tra bộ cộng này. ATPG (với quét & BIST) hầu như flattens thiết kế của bạn trong thời gian thử nghiệm sản xuất bằng cách áp dụng & nắm bắt tín hiệu nội bộ thông qua quét thất bại. Vì vậy, mô hình thử nghiệm của bạn sẽ được nhỏ hơn nhiều.