Ai sẽ làm ATPG trong đội ngũ thiết kế Asic?

[DeepIC]

Trong đội ngũ thiết kế ASIC, những người sẽ chịu trách nhiệm cho ATPG Front-end thiết kế hoặc thiết kế back-end?

 

[jazz_roa]

Các nhà thiết kế đầu cuối chịu trách nhiệm cho ATPG, họ biết làm thế nào để làm cho thiết kế của họ đáp ứng các yêu cầu DFT. Bằng cách này, một số công cụ back-end sửa chữa một số (giữ thời gian) vi phạm thời gian hoặc sửa đổi các chuỗi quét cho routibility.

 

[eternal_nan]

Trong các công ty lớn, thường có một DFT nhóm riêng biệt mà là chịu trách nhiệm chèn DFT logic liên quan và tạo ra các mô hình quét (bằng cách sử dụng ATPG hoặc bán phá giá các mô hình chức năng). Trong các công ty nhỏ, tôi đã thấy cả hai kết thúc trở lại và người kết thúc phía trước làm điều đó. Đó là một nhiệm vụ dễ dàng, hầu hết thời gian. Nó chỉ phụ thuộc vào những người có thời gian tự do hơn

 

[kermit]

Xin vui lòng cho tôi biết những gì các công cụ để sản xuất các vector kiểm tra atpg?

 

[jobnom99]

có một số các công cụ cho atpg. nhưng, alomost pepple sử dụng như sau công cụ. 1. synopsys test_compiler (cho đến khi 2001,08 phiên bản) TetraMax Synopysys testgen Synopsys (nay) 2. Syntest 3. veritest 4. kiến trúc cố vấn DFT

 

[sandusty]

PM, Giám đốc sản phẩm, chịu trách nhiệm! Ông (PM) được giao bất cứ ai anh muốn làm công việc ..

 

[rod_wu]

Ai biết nơi có thể nhận được "phần mềm Synopsys TetraMax"? Thanks

 

[davorin]

1. Ngoài chủ đề! 2. Hỏi Synopsys về văn phòng bán hàng địa phương của bạn ...

 

[wang1]

[Quote = jobnom99 có một số công cụ atpg. nhưng, alomost pepple sử dụng như sau công cụ. 1. synopsys test_compiler (cho đến khi 2001,08 phiên bản) TetraMax Synopysys testgen Synopsys (nay) 2. Syntest 3. veritest 4. cố vấn DFT kiến trúc [/quote] công cụ ATPG Ment0r F @ stscan cho quét toàn bộ hoặc gần như đầy đủ, e / l / extest patitial quét.

 

[gerade]

DFT vấn đề cần được bao gồm trong suốt các chàng 1.testing toàn bộ dòng chảy sẽ có một khái niệm thử nghiệm ở 2.then đầu này được quy hoạch FE guy (thường là một người chỉ định sẽ chịu trách nhiệm cho việc này) 3.implement khái niệm này trong thiết kế 4 sau khi hoàn thành tất cả các RTL, chạy qua chèn chuỗi quét và bảo hiểm ATPG, thức ăn trở lại các điểm yếu để các nhà thiết kế RTL để cải thiện vùng phủ sóng. cho đến nay đây là những gì tôi biết, và tôi chắc chắn rằng cho ĐƯỢC họ cũng sẽ có một số xem xét ATPG từ đầu

 

[amjad]

Cadence testbench là một công cụ ATPG

 

[troops]

synopsys: tetramax cố vấn đồ họa: DFT rất mạnh mẽ .....

 

[ken_ooi]

Phụ thuộc của nó trên phương pháp thiết kế ASIC và các luồng thực hiện của công ty. Nó có thể được: - Cụ thể DFT nhóm chịu trách nhiệm để đưa vào mạch thử nghiệm và ATPG. - FE thiết kế chịu trách nhiệm về mạch chèn kiểm tra, kiểm tra quy tắc thiết kế DFT và vùng phủ sóng thử nghiệm, và thử nghiệm kỹ sư chịu trách nhiệm cho ATPG đầy đủ.

 

[visualart]

Tôi nghĩ rằng ATPG phải independ trên bất kỳ partts khác, phải làm bởi các kỹ sư kinh nghiệm.

 

[melonpy]

Mô hình ATPG có thể được đưa ra sau khi tapeout chip và chuyên nghiệp hàng loạt befor. Đây là một bước độc lập tương đối. Tuy nhiên, quét chèn, bist và ranh giới quét phải được xem xét từ đầu của dự án.

 

[zzy_zy]

Làm Synopsys TetraMax có thể được sử dụng trong Windows XP?

 

[elektor]

Không có. Chỉ có máy Unix / Linux. Kính trọng Elektor

 

[pamulurureddy]

Bây giờ một ngày có nhóm riêng biệt cho các DFT và họ sẽ chăm sóc mà

 

[haosg]

Tất nhiên, FE responsibel cho ATPG, nhưng netlist sau khi tháng tư.

 

[pamulurureddy]

Vâng tôi đồng ý với bạn. kỹ sư diện người dùng chỉ chịu trách nhiệm, nhưng từ dự án của tôi chúng tôi không làm bất cứ điều gì với DFT.