14 bit chính xác tuyến tính đoạn đường nối thế hệ

H

hacksgen

Guest
hi guys,

Tôi muốn biết những cách có thể tạo ra các tín hiệu đoạn đường bằng cách sử dụng công nghệ 0.18um là chính xác tối đa 14 bit hoặc hơn.đoạn đường cần được tuyến tính và cần khoảng 0-1,2 volt.Mạch và sơ đồ gì có thể đạt được giải pháp này.

Cảm ơn

 
Nếu bạn chỉ cần thực hiện một hiện tại, Vbg / R, và tổng hợp cùng 14 bit của dòng chuyển sang nhị phân thành một R của cùng loại, nó sẽ làm việc.

Tuy nhiên, tôi nghĩ rằng siêu Duper bố trí kỹ thuật chỉ có thể giúp bạn có được 12 bit miễn phí.Đối với 14 bit, họ thường phải trim hoặc sử dụng thùng-chuyển dòng LSB để lây không phù hợp trên phạm vi toàn bộ.Nhưng đó không đảm bảo mỗi bit luôn luôn là chính xác, nó chỉ lây lan trong không phù hợp.

Việc sử dụng các đoạn đường nối là gì?Có lẽ một chút thay đổi không phù hợp sẽ không quấy rầy nó.

 
đoạn đường nối các máy phát điện được sử dụng để tạo ra tín hiệu chỉnh trong đường ống
adc.Yêu cầu ở đây là đoạn đường có thể có một lỗi đạt được tổng thể có lẽ tối đa 10% khoan dung nhưng linearity sẽ được duy trì.Vì vậy, tôi đã tự hỏi, chúng tôi kiến trúc những gì có thể sử dụng.Có thể tạo các đoạn đường bằng cách sử dụng một tụ điện chuyển mạch tích hợp.Hoặc nếu có ai có bất kỳ ý tưởng khác hãy đề nghị.diện tích đoạn đường nối nên cũng không thể quá cao.

 
Một sigma-đồng bằng có bảo đảm linearity, và có thể phù hợp trong một khu vực nhỏ gọn.Nhưng nó không phải là nhanh chóng - bạn có thể đủ khả năng rất nhiều thời gian để cân chỉnh, hoặc do bạn định làm calories mỗi chu kỳ nhanh chóng chuyển đổi n?

 
cũng đoạn đường phải đạt quy mô toàn phạm vi của nó trong khoảng 16.384 * tclk giây.vì vậy ngay bây giờ adc đang được thiết kế cho 100MHz, nhưng có thể tăng trong tương lai.giả sử 100MHz tần số của đồng hồ chúng tôi nhận được về 163.84uS cho đoạn đường nối để tiếp cận fullscale.

Có thể đồng bằng sigma adc đạt được điều này trong một thời gian ngắn.Tôi định ban đầu hiệu chỉnh tất cả các tham số adc khi nó được bật và hơn sau này trên đoạn đường nối tín hiệu được giới thiệu một lần trong mỗi chu kỳ 14 đồng hồ hoặc hơn để hiệu chuẩn.

Nhờ sự giúp đỡ của bạn

 
Nó có thể làm việc cho hiệu chuẩn đầu tiên, kể từ 163uS khá lâu, nhưng cho calibaration mỗi chu kỳ 14 đồng hồ?Có lẽ không.

Tại sao bạn nghĩ rằng kiểm định của bạn sẽ chỉ 14 chu kỳ cuối trước khi nó có vấn đề?

Một trong những chiến lược có thể được hiệu chỉnh từng bit một trong thời gian khởi động, và lưu giữ những kỹ thuật số giá trị trong một bảng.

 
i có nghĩa là các hằng số cân chỉnh được tính toán và được lưu trữ trong thời gian chạy đầu tiên trong một bộ đăng ký.Đoạn đường nối tín hiệu sau đó i am gửi vào adc được tạo ra bởi một đồng hồ tốc độ thấp và điều này được sử dụng để cập nhật hằng số cân chỉnh từ từ để đưa vào tài khoản nhiệt độ lão hóa vv đồng hồ đầu tiên được sử dụng sẽ có cùng một spped như là adc đồng hồ là 100MHz.trong quá trình cập nhật sau đó đồng hồ được chia trong nội bộ để tạo một đồng hồ chậm hơn để bước đoạn đường nối được gnerated chậm hơn một thời gian lâu hơn nữa.đồng hồ trong trường hợp này sẽ được về 1/14th của đồng hồ adc khoảng.Also I am not calibrating all the adc parameters once in every 14 clock cycles but rather each parameter is calibrated over a certain number of clock cycles.
 
Có vẻ như là chủ đề được thay đổi ...

để trở lại!

Trong CMOS:

Nhiều / Poly-Caps là tốt nhất và bạn sẽ nhận được khoảng 10-12Bit kết hợp với một số khu vực.Chất lượng oxit und tính thống nhất, góp phần ở đây.Poly-Resistor ist giữa 9-11Bit.Phổ biến và poly-hạt cho hiệu suất ít hơn oxit.Hiện hành phù hợp với chỉ 6-9Bit.

Vậy làm thế nào để thực hiện một DAC 14bit tham khảo cho các ADC ống?

Cách duy nhất là kết hợp một số lượng lớn của faily thiết bị kết hợp tốt với nhau.Đó là một chuỗi DAC điện trở.

Sigma-Delta chỉ hoạt động nếu có hoặc là chỉ có hai giá trị ban đầu hoặc một số loại randomisation lỗi.Cả hai trường hợp, dẫn đến tỷ lệ cao oversampling.Nếu bạn có bộ lọc tương tự đó cũng là bộ lọc giải quyết.

 
Một tài liệu tham khảo dac 14 bit sẽ mất rất nhiều khu vực.với một số lượng rất lớn của điện trở đó tôi nghĩ là tiêu thụ năng lượng cũng sẽ cao.Tôi đã nhìn vào một thực hiện đơn giản có thể là một tụ điện chuyển mạch tích hợp.Sigma đồng bằng cũng là một trong possiblity như electronrancher đã gợi ý.Mục tiêu chính là giảm tiêu thụ điện năng thấp hơn khu vực và linearity.
I didnt hiểu về những vấn đề mà bạn đề cập đến với đồng bằng sigma đòi hỏi hai giá trị ban đầu và randomisation lỗi.Bạn có thể giải thích về điều này.Và cũng có thể làm bạn nghĩ rằng một tụ điện chuyển mạch tích hợp có thể được sử dụng trong trường hợp này?Nếu không phải là lý do tại sao?

Cảm ơn.

 
Ông có nghĩa là nếu bạn sử dụng 1-bit DAC ở đồng bằng sigma của bạn (chỉ với 2 đầu ra từ modulator, 1 hoặc 0) thì bạn có được linearity bảo đảm.Những người là 2 giá trị ban đầu, 1 hoặc 0.Nếu bạn sử dụng bậc cao như 3-4 bit DAC, bạn có thể chạy sig-del ở tần số đồng hồ thấp hơn (cần ít oversampling), nhưng bây giờ bạn không còn được đảm bảo tuyến tính.Một cách để tránh mà là để thùng-shift một bunch of single-LSB's giữa tất cả các bit của DAC.Bây giờ nếu có mismatches giữa LSB dòng hoặc một cái gì đó, chúng sẽ được trải ra (sai số ngẫu nhiên).

 
Ok, vấn đề linearity với multibit một đồng bằng sigma-đã được thảo luận.

Bạn không cần 2 ^ 1 thiết bị hoặc là cho chế độ hiện hành R2R DAC với phân khúc của đa dây điện trở.

Hai phương pháp làm việc cho một DAC nói chung.

Tôi vẫn còn tìm thấy những ý tưởng của một SC-minh tích hợp.Nếu đạt được opamp thứ đủ cao có đến khoảng 17bit linearity từ mũ.Ít phụ thuộc vào tiến trình.

Nếu cho rằng công việc hiệu chuẩn của bạn, nó hoàn hảo.Nhưng có một số vấn đề thực tế nhỏ:

1.SC yêu cầu sau đó một mũ rộng khoảng 2 ^ 14.với điện áp adittional rộng nó vẫn còn quan trọng.

2.Trong thời gian lâu hơn bạn có vấn đề với rò rỉ.10pA/100pF = 0.1V / s = 100uV/ms.

3.Việc kiểm định mà tôi biết aer mor tương tác.Vì vậy, một logic cân chỉnh bộ DAC giá trị và quan sát các giai đoạn đường ống dẫn.

 
Cảm ơn rất nhiều cho bài trả lời của bạn.Nó thực sự đã giúp.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top