N
no_mad
Guest
Hi, Hiện nay tôi đang phải đối mặt với một vấn đề trong quá trình tổng hợp trong Xilinx XST. Vấn đề là thiết kế của tôi có 2 đồng hồ, đồng hồ chính (CLK) và SCK. Tôi đang sử dụng hội đồng quản trị phát triển của Xilinx Spartan-IIE để xác minh thiết kế của tôi. Vì vậy, tôi giao CLK đồng hồ nội bộ và SCK giao cho pin I / O sử dụng. Nhưng khi tôi lập bản đồ nó, nó mang lại cho tôi lỗi này. ERROR: MapLib: 93 - LOC bất hợp pháp vào biểu tượng iPad "SCK" hoặc BUFGP biểu tượng "sck_BUFGP" Bất kỳ Thanx đề xuất trước-no_mad