Xilinx ISE: Làm thế nào để tôi trên bản đồ FIFO LUT?

[fighter212]

Tôi đã thiết kế một FIFO không đồng bộ dữ liệu có chiều rộng và chiều sâu là cả hai 8.Tôi đã sử dụng một hạn chế lut_map.Nhưng trong tài liệu liên quan Xilinx, nó nói "Gắn một hạn chế LUT_MAP chặn điều này sẽ chỉ ra cho XST rằng khối này phải được ánh xạ trên một LUT duy nhất".
Nhưng rõ ràng là một trong những LUT là không đủ cho FIFO của tôi, những gì tôi có thể làm gì nếu tôi muốn sử dụng XST?Thiết bị gia đình của tôi là Virtex2P.

Cảm ơn!

 

[tlp71@hotmail.com]

hãy thử nếu có một chức năng thư viện Xilinx nơi bạn có thể thực hiện một FIFO sử dụng LUT hoặc ram.bye

 

[monnoliv]

Chào,
Với Altera qu (at) rtus II, tôi sử dụng megafunctions có FIFO (một hoặc hai đồng hồ) tích hợp, chỉ cần drag'n thả trên sơ đồ.Xem nó có tồn tại với Xilink.
tiện đây,