S
shiv_emf
Guest
Với đoạn code Verilog sau, giá trị gì "a" được hiển thị?
luôn @ (CLK) bắt đầu
a = 0;
a <= 1;
$ Hiển thị (a);
kết thúc
luôn @ (CLK) bắt đầu
a = 0;
a <= 1;
$ Hiển thị (a);
kết thúc
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
S
Shurik
Guest
Xin chào!
Không thể sử dụng trong một lúc nào cũng phân công chặn và nonblocking giao với nhau!!a = 0!
Không thể sử dụng trong một lúc nào cũng phân công chặn và nonblocking giao với nhau!!a = 0!
S
shiv_emf
Guest
cũng .......Tôi muốn xem ur nt đầu ra!!
posible của mình để viết code n to find free software ...hoặc có thể b nó không thể được synthesiable ..nhưng THS nt vấn đề da ..
Wht sẽ được giá trị của một .........a =??
posible của mình để viết code n to find free software ...hoặc có thể b nó không thể được synthesiable ..nhưng THS nt vấn đề da ..
Wht sẽ được giá trị của một .........a =??
E
echo47
Guest
Shurik đã biết câu trả lời đúng.
Giả sử "a" là một đăng ký ...
Sau mỗi cạnh đồng hồ: một được đặt thành 0, sau đó là một hiển thị, sau đó được thiết lập để 1.
Hãy nhớ rằng một <= 1 lịch trình phân công cho sự kết thúc của bước thời gian.
Để biết thêm thông tin, xem IEEE Std 1364-2005, mục 9.2.2, Ví dụ 1.
Giả sử "a" là một đăng ký ...
Sau mỗi cạnh đồng hồ: một được đặt thành 0, sau đó là một hiển thị, sau đó được thiết lập để 1.
Hãy nhớ rằng một <= 1 lịch trình phân công cho sự kết thúc của bước thời gian.
Để biết thêm thông tin, xem IEEE Std 1364-2005, mục 9.2.2, Ví dụ 1.
S
Shurik
Guest
một sẽ hiển thị "0" luôn!!!!