Viết san lấp mặt bằng trong DDR3 điều khiển

[powerstar007]

Có bất kỳ cơ thể biết làm thế nào thực hiện từ phía bộ điều khiển giống như liên quan đến san lấp mặt bằng viết? Bộ điều khiển cần phải generatae bất kỳ tín hiệu cho phép kiểm soát sự chậm trễ được thêm vào các tín hiệu DQS và nếu như vậy, làm thế nào để điều khiển như thế nào trì hoãn nó nên thêm. Cảm ơn trước!

 

[kishore2k4]

[B = powerstar007] bất kỳ cơ thể biết làm thế nào thực hiện từ cái nhìn bên điều khiển giống như liên quan đến san lấp mặt bằng viết? Bộ điều khiển cần phải generatae bất kỳ tín hiệu cho phép kiểm soát sự chậm trễ được thêm vào các tín hiệu DQS và nếu như vậy, làm thế nào để điều khiển như thế nào trì hoãn nó nên thêm. Cảm ơn trước [/b] Tôi biết rất ít về DDR3 standard.The điều khiển để trì hoãn những tín hiệu riêng của mình. Bạn có thể tìm thấy những giá trị chậm trễ trong các datasheets. Tất cả các FPGA cao cấp hỗ trợ tính năng này và bạn có thể đi xem một ứng dụng ghi chú của họ.