VHDL: <= và: =.

Y

yuenkit

Guest
Hi,

i am nhầm lẫn khi tôi nên sử dụng: = và khi tôi nên sử dụng <= trong VHDL.

Cảm ơn bạn.

 
: = Được sử dụng để khởi tạo một biến:
Myvar: = '1 ';

<= Là để được sử dụng để khởi tạo một tín hiệu (một dây);
tín hiệu led_wire
led_wire <= '1 ';

VHDL là một ngôn ngữ đánh mạnh và một số loại hình sử dụng nhà điều hành khác nhau
Nhưng có tôi nghĩ rằng họ có thể đã giảm số lượng các nhà điều hành cấp tương đương.

 
Hi,
Trong VHDL các nhà điều hành ": =" được sử dụng trong khi khởi tạo tín hiệu và các biến khi chúng được khai báo và các ví dụ khác được phân công đến các biến bên trong các quy trình.điều hành "<=" được sử dụng trong phân công các tín hiệu bên trong một quá trình liên tục và trong assingment bên ngoài một quá trình.
hy vọng rõ ràng của nó.

 
bạn có thể điều theo cách này
: = Nó được sử dụng để thực hiện chặn statements.so báo cáo với: = là để phụ thuộc tức là sau khi thực hiện đầu tiên thứ hai sẽ execute.but này là tốt trong trường hợp circuit.othewise tổ hợp trong mạch tuần tự nó gây ra điều kiện Race.

<= Thường được sử dụng để nhận ra một statement.that chặn không là tuyên bố với các ký tự này là independent.So nếu bạn đang thực hiện mạch tuần tự sau đó <sử dụng tốt hơn =. nó sẽ khắc phục tình trạng chủng tộc mà sẽ xảy ra nếu bạn sử dụng: =

 
<= Được sử dụng để gán các giá trị cho một cổng đầu ra
: = Được sử dụng để gán các giá trị cho tín hiệu

 
crazy_man: những gì đang có bạn nói về?Bạn không biết bất kỳ VHDL, bạn có, chỉ muốn có được điểm.

Chủ đề này đã được đã được trả lời:

<= Chỉ định cho một tín hiệu
: = Gán cho một biến

RH toán hạng có thể là tín hiệu hoặc các biến.

Và một trong những người bắt đầu chủ đề: Đừng bận tâm với VHDL.Nếu bạn bắt đầu yêu cầu cho các tiểu vấn đề như vậy, làm cái gì khác trong cuộc sống của bạn.

Nhận được nó?

the_penetratorŠ

 

Welcome to EDABoard.com

Sponsor

Back
Top