E
electronics_sky
Guest
Hi there,
i muốn thực hiện một truy cập kỹ thuật số bao gồm 16 bit "std_logic_vector" tín hiệu bằng cách sử dụng VHDL-AMS.Tuy nhiên tôi thấy rằng các nhà điều hành " " và "-" không hỗ trợ std_logic_vector trong VHDL-AMS như hỗ trợ trong VHDL.Có ai có thể làm rõ điều này cho tôi?
nếu có thể, tôi hy vọng bạn có thể đăng std_logic_vector "đơn giản" mã truy cập ở đây.Cảm ơn.
By the way, không ai biết làm thế nào để chuyển đổi "std_logic_vector" để nguyên / loại thực hoặc ngược lại?Tôi tìm thấy một cách thức đó là: "target_vector <= std_logic_vector (to_unsigned (my_integer))", tuy nhiên nó có vẻ không đúng trong quá trình mô phỏng.
Cảm ơn bạn rất nhiều!
i muốn thực hiện một truy cập kỹ thuật số bao gồm 16 bit "std_logic_vector" tín hiệu bằng cách sử dụng VHDL-AMS.Tuy nhiên tôi thấy rằng các nhà điều hành " " và "-" không hỗ trợ std_logic_vector trong VHDL-AMS như hỗ trợ trong VHDL.Có ai có thể làm rõ điều này cho tôi?
nếu có thể, tôi hy vọng bạn có thể đăng std_logic_vector "đơn giản" mã truy cập ở đây.Cảm ơn.
By the way, không ai biết làm thế nào để chuyển đổi "std_logic_vector" để nguyên / loại thực hoặc ngược lại?Tôi tìm thấy một cách thức đó là: "target_vector <= std_logic_vector (to_unsigned (my_integer))", tuy nhiên nó có vẻ không đúng trong quá trình mô phỏng.
Cảm ơn bạn rất nhiều!