Verilog-Một vấn đề điện dung Node

[unluerdincer]

Xin chào, tôi đang sử dụng Verilog-A để tạo ra một thiết bị đầu cuối ba (3 nút) chuyển đổi trong nhịp. -File Verilog của tôi A tạo ra IV đặc điểm chính xác mà tôi mong đợi, nhưng khi tôi cố gắng mô phỏng các fan hâm mộ-out (FO) của thiết bị, tôi nhận ra rằng Cadence không nắm bắt được xác định giá trị điện dung cửa trong Verilog-A. Để nắm bắt được sự khác biệt giữa một FO4 chậm trễ và FO16, tôi cần phải thêm nút để mô hình điện dung Verilog của tôi-A. Tôi đã cố gắng định nghĩa nó như một tham số, nhưng không thể làm cho nó làm việc trong Cadence. Bạn có bất cứ lời đề nghị về làm thế nào tôi có thể định nghĩa điện dung cửa của tôi trong Verilog, để Cadence có thể chụp các fan hâm mộ-out? Cảm ơn

 

[pavel_adameyko]

Xin chào, unluerdincer bạn đã cố gắng để làm ai lấy cái gì như tôi (net1, net2)

 

[unluerdincer]

Xin chào pavel_adameyko, tôi đang sử dụng tìm kiếm bàn để xác định đặc điểm IV của tôi, vì vậy tôi không có "C" trong phương trình của tôi. Tôi đã cố gắng xác định cgs như thế này (* dần "điện dung cổng-nguồn" =, "F" đơn vị = *) thực cgs, nhưng không thể làm cho các giả lập Cadence để nhận ra nó. Tôi không biết cách nào khác để xác định điện dung cổng. Bạn có bất cứ đề nghị? Cảm ơn Dincer

<span style="color: grey;"><span style="font-size: 10px">---------- Post thêm tại 09:07 ---------- bài trước đã được lúc 08:53 --- -------</span></span>
Xin chào pavel_adameyko, tôi đang sử dụng nhìn lên bảng để xác định đặc điểm IV của tôi, vì vậy tôi không có "C" trong phương trình của tôi. Tôi đã cố gắng xác định cgs như thế này (* dần "điện dung cổng-nguồn" =, "F" đơn vị = *) thực cgs, nhưng không thể làm cho các giả lập Cadence để nhận ra nó. Tôi không biết cách nào khác để xác định điện dung cổng. Bạn có bất cứ đề nghị? Nhờ Dincer