C
cipher_crypto
Guest
Chào,
Tôi đã thiết kế một bộ xử lý FFT với Verilog.Khi tôi đã được sử dụng công cụ virtuoso tôi phải đối mặt với vấn đề.Code của tôi đã làm việc tốt trong Xilinx.
FFT1 <<đầu trang module
butterfly3 là ví dụ của một mô-đun radix1.Bây giờ tôi nhận được thông báo lỗi như thế này Error: "Netlister không thể hạ xuống bất cứ quan điểm được xác định trong danh sách xem" Verilog schematic trích ra "cho 3 bướm dụ trong tế bào FFT1 Hoặc là một trong những điểm đến thư viện FFT1_lib tế bào.: Radix1 sửa đổi xem danh sách để xem hiện tại .... một "
Tôi đã liệt kê này radix1 trong hệ thống của tôi ....
Xin vui lòng cho tôi biết làm thế nào để giải quyết vấn đề này ...
thuật toán mật mã
Tôi đã thiết kế một bộ xử lý FFT với Verilog.Khi tôi đã được sử dụng công cụ virtuoso tôi phải đối mặt với vấn đề.Code của tôi đã làm việc tốt trong Xilinx.
FFT1 <<đầu trang module
butterfly3 là ví dụ của một mô-đun radix1.Bây giờ tôi nhận được thông báo lỗi như thế này Error: "Netlister không thể hạ xuống bất cứ quan điểm được xác định trong danh sách xem" Verilog schematic trích ra "cho 3 bướm dụ trong tế bào FFT1 Hoặc là một trong những điểm đến thư viện FFT1_lib tế bào.: Radix1 sửa đổi xem danh sách để xem hiện tại .... một "
Tôi đã liệt kê này radix1 trong hệ thống của tôi ....
Xin vui lòng cho tôi biết làm thế nào để giải quyết vấn đề này ...
thuật toán mật mã