Verilog-A và Verilog-AMS

A

Ansunamu

Guest
có gì khác nhau giữa Verilog-A và Verilog-AMS?Vì sao?

 
Tôi nghĩ rằng Verilog-A là ngôn ngữ Verilog mà có thể mô tả các mạch tương tự.Tuy nhiên, V-AMS có thể mô tả các mạch tín hiệu hỗn hợp.Vì vậy, V-AMS có thể làm gì hơn VA.

 
Verilog-A là analog chỉ spec.Verilog-AMS cho phép cả analog và kỹ thuật số.Nó bao gồm Verilog-A là một tập hợp con.

Xem chi tiết tại đây:

http://www.eda.org/verilog-ams/htmlpages/overview.html

 
Ok, i xem

Những công cụ thiết kế vi mạch nha cung câp cung cấp các công cụ tốt nhất cho Verilog-A hoặc Verilog-AMS?

 
Ansunamu đã viết:

Ok, i xemNhững công cụ thiết kế vi mạch nha cung câp cung cấp các công cụ tốt nhất cho Verilog-A hoặc Verilog-AMS?
 
Mà giả lập có thể hỗ trợ Verilog-a và Verilog-AMS?

 
LDV 5,1 có thể AMS upport, LDV 5,0 có thể hoặc có thể không?
Modelsim có thể hoặc có thể không?

 
Tôi nghĩ cũng có thể hỗ trợ LDV5.0 AMS.
Tuy nhiên, modelsim có thể không.

 
LDV chỉ là một simlator hoặc nó là toàn bộ dòng chảy?

 
Công cụ đã được cấp phép riêng biệt.
Ví dụ lúc cài đặt của chúng tôi, chúng tôi có giấy phép cho Verilog-a, Verilog-AMS và VHDL nhưng không VHDL-AMS.Chúng tôi đang chạy LDV5.0.

Các công cụ mà tích hợp tất cả chúng là Cadence AMS thiết kế.Đối với informationl thêm, goto cadence.com và có đăng ký cho các cuộc biểu tình bất-video (khoảng 8 người trong số họ, tổng cộng 10 giờ) sẽ giữ cho bạn bận rộn cuối tuần qua.

IC5 Spectre cũng hỗ trợ Verilog-AMS và Verilog-a, những người khác tôi đã không cố gắng, nhưng tôi chắc chắn bạn có thể cấp giấy phép công cụ riêng rẽ.Giới hạn rõ ràng đến khi bạn cần phải chuyển đổi giữa nói "hành vi" và "schematic" hoặc "chiết xuất" xem.Để thay đổi xem có hiệu quả, nó là tốt đẹp để có Designer AMS.

Happy khám phá.

---
Để trả lời câu hỏi ban đầu.Verilog-a đã có kỷ luật.Ví dụ: "điện", "nhiệt" vv Hai lưới với các ngành khác nhau không thể được kết nối mà không có một khối giao diện thích hợp.Verilog-AMS có pha trộn các phần mở rộng tín hiệu và hiện nay bao gồm các môn như "logic" xác định các lĩnh vực kỹ thuật số của mạch của bạn.Vì vậy, nó là một superset của Verilog-a.

 
pls đăng bài tiêu chuẩn đầy đủ của verilgo-AMS
cảm ơn

Richard

 
Các tài liệu đầy đủ nằm trong megabyte, bạn có thể tải chúng từ trang web IEEE Xplore.(tham khảo dưới đây)
------------------------------------------
Verilog AMS dẫn sử dụng có thể tải về tại đây:

http://www.eda.org/verilog-ams/htmlpages/public-docs/lrm/2.1/AMS-LRM-2-1.pdf
-------------------------------------------------- ---------------
IEEE Std 1364-2001
Năm: 2001
IEEE tiêu chuẩn phần cứng Verilog mô tả ngôn ngữ

Page (s): 0_1-856
[Abstract] [PDF Full-Text (3773 KB)]

-------------------------------------------------- ---------------
IEEE Std 1.076,1-1.999
Năm: 1999
IEEE chuẩn VHDL tương tự và phần mở rộng tín hiệu hỗn hợp

Page (s):
[Abstract] [PDF Full-Text (928 kB)]-------------------------------------------------- ------------------------------
IEEE Std 1076-2002 (Revision of IEEE Std 1076, 2002 edn)

Năm: 2002
1076 IEEE Standard VHDL Language Reference Manual

Page (s): 0_1-300
[Abstract] [PDF Full-Text (1910 KB)]
-------------------------------------------------- ------------------

 
uncle_urfi,

"Công cụ đã được cấp phép riêng biệt.
Ví dụ lúc cài đặt của chúng tôi, chúng tôi có giấy phép cho Verilog-a, Verilog-AMS và VHDL nhưng không VHDL-AMS. "

Verilog-a có trong cả bóng ma và AMS thiết kế.AMS thiết kế bao gồm Verilog-a, Verilog-AMS, và VHDL-AMS.Bạn nhận được tất cả chúng với AMS thiết kế và họ không được cấp phép riêng biệt.Một cái gì đó là điều sai lầm với installaton của bạn nếu bạn có Verilog-AMS và không VHDL-AMS.Ít nhất là đúng với các vi mạch 5.0.x.

 
uncle_urfi,
Bóng ma không hỗ trợ verilogAMS, nó chỉ hỗ trợ và verilogA
ahdl (spectreHdl).

 
Và Duncan là đúng về amsDesigner.
Nó hỗ trợ tất cả các ngôn ngữ như mức độ hành vi.
Trong vhdlAMS, có một số giới hạn khi bạn sử dụng cùng với
verilogAMS.
Labo

 
làm thế nào để mô phỏng trong sim mô hình hoặc trong aldec

 

Welcome to EDABoard.com

Sponsor

Back
Top