Y
yxk
Guest
Hi guys: tôi đã thiết kế một DAC 12 bit chỉ đạo hiện tại, khi tôi tính toán SFDR của dạng sóng đầu ra, verity giá trị quá nhiều. kể từ khi làn sóng đầu ra là từng bước, khi tôi mất 1 điểm tại một bước cho DFT, SFDR đầu ra là 70dB, nhưng khi tôi mất 256 điểm một bước, SFDR đầu ra là 50dB. có thể cho tôi biết reson của hiện tượng này, và đó là một trong chăng. cảm ơn.